中央大学 大学院マイクロプロセッサ特論のページ

本授業のテキスト 「中央大学大学院マイクロプロセッサ特論」に関するサイトです。

用語集

  • 用語集・片假名
  • 用語集・略号

    • Verilogのあんちょこ

  • ※ 「Verilog入門スタイルとは？」　
  • ※ 「実行の仕方」　
  • ※ 「モジュールの宣言」
  • ※ 「テストベンチの基本」
  • ※ 「assign文」
  • ※ 「数の表現」
  • ※ 「バスの表現」
  • ※ 「演算」
  • ※ 「条件演算子」
  • ※ 「符号拡張算術右シフト」
  • ※ 「defineとparameter」
  • ※ 「wireとreg」
  • ※ 「mem文」
  • ※ 「always文」
  • ※ 「if文」
  • ※ 「case文」

    • Verilogの記述例

  • ※ 「ALU」
  • ※ 「3-8デコーダ」
  • ※ 「プライオリティエンコーダ」
  • ※ 「さいころ表示器」
  • ※ 「7セグメントデコーダ」
  • ※ 「レジスタ」
  • ※ 「カウンタ」
  • ※ 「同期微分」
  • ※ 「状態遷移」
  • ※ 「16bit マイクロプロセッサ　POCO1サイクル版」
  • ※ 「32bit マイクロプロセッサ　MIPS1サイクル版」

    • 2020年度 授業資料

  • ガイダンス、Verilog HDLのシミュレーション環境: 　演習資料：1kai.tar
  • ALUと組み合わせ回路の記述: 　演習資料：2kai.tar
  • データパスとレジスタの記述: 　演習資料：3kai.tar
  • アキュムレータマシン: 　演習資料：4kai.tar
  • RISCの命令セットアーキテクチャ: 　演習資料：pocoisa.tar
  • POCOのVerilog記述:
  • 分岐命令付POCO: 　演習資料：branch.tar
  • サブルーチンコール: 　演習資料：jal.tar
  • FPGA概論: 　 Vivadoの利用法: 　 FPGA演習資料：synthvivado.tar
  • マルチサイクルCPU: 　演習資料：multi_cyc.tarFPGA演習資料：mvivado.tar
  • パイプライン化: 　演習資料：p1kai.tar
  • パイプラインハザード: 　演習資料：p2kai.tar 演習資料：p3kai.tar
  • 32bit CPU RISC-V: 　演習資料：base_chuo.tar

    • 質問があれば遠慮なくhunga-at-am.ics.keio.ac.jpまで。

    ふんが研のホームページに戻る