

コンピュータ基礎 第4回 アキュムレータマシン

情報工学科
天野英晴

今回は、前回の構成に分岐命令を付けてプログラム格納型計算機のもっとも基本的な構成であるアキュムレータマシンを完成します。

命令の形にする

0番地にX、1番地にYが入っている
X+Yを計算して2番地に格納せよ

we	com	Address
0	001	00000000
0	110	00000001
1	000	00000010

操作を表す部分: op-code
オペコード

操作対象を表す部分: operand
オペランド

分かりやすい記号で書く: ニーモニックと呼ぶ

0000 NOP
0001 LD (Load)メモリからACCにデータを読み込む
0010 AND
0011 OR
0100 SL この時はオペランドは何でも良い
0101 SR この時はオペランドは何でも良い
0110 ADD
0111 SUB
1000 ST (Store)メモリへACCからデータを書き込む

さて、データパスの制御信号weとcomの組み合わせで、どのような演算を行うか(あるいはメモリに書き込むか)を示します。また、アドレスはこの操作を行う対象を示します。このように操作を表す部分と操作対象を表す部分を組にしたものを命令と呼びます。命令は操作内容を示す部分(weとcomの組み合わせ)をオペコード(op-code)、操作対象を表す部分をオペランド(operand)と呼びます。オペコードは、ハードウェアに対してはこの場合4ビットのコードで表されますが、見やすくするため、人間に対しては記号で示します。これをニーモニックと呼びます。ここでは9種類の命令を用意します。ほとんどがALUの演算と同じ名前ですが、LD(ロード)はメモリからデータを取って来る操作、ST(ストア)はメモリにしまう操作です。なにもやらない命令NOP(ノップ)があるのは奇妙な気がしますが、後にこれもちゃんと役に立つことが分かります。

プログラムの形にする

0番地にX、1番地にYが入っている
X+Yを計算して2番地に格納せよ

we	com	Address	
0	001	00000000	LD 0
0	110	00000001	ADD 1
1	000	00000010	ST 2

0番地にX、1番地にYが入っている
(SL X)+(SL Y)を計算して2番地に
格納せよ

we	com	Address	
0	001	00000000	LD 0
0	100	00000000	SL
1	000	00000010	ST 2
0	001	00000001	LD 1
0	100	00000000	SL
0	110	00000010	ADD 2
1	000	00000010	ST 2

機械語

アセンブラ表記

このプログラムを命令メモリに
入れておいて順番に読み出す


今まで、計算をやらせるために信号線に一定の1・0を与えてきましたが、これを命令の形で表し、プログラムの形にしてみたのがこのスライドです。LD 0は、0番地の値をACCに読み出すことを示し、ADD 1はACCの値に1番地の値を足すことを、ST 2はACCの値を2番地に格納することを示します。このように人間にわかりやすいようにニーモニックを使った命令の表記で表したプログラムをアセンブリ言語によるプログラム、アセンブラ表記と呼びます。元の1・0表記を機械語(マシンコード)と呼び、アセンブラ表記を機械語に変換するソフトウェアのことをアセンブラと呼びます。実は我々はアセンブリ言語による表記のこともアセンブラと呼ぶことが多いです。「アセンブラで書け」などのように使います。

命令実行の仕組み


- 命令メモリ: 命令の長さ12bitに対応する幅 ($w=12$)、深さは256とする($n=8\text{bit}$)
- PC (Program Counter): 現在実行する命令のアドレスを保持する
 - PCを1クロックに1つずつ増やしていくことで、命令メモリに入っている命令を順番に実行する
 - アキュムレータマシンの基礎
 - アキュムレータしかレジスタを持たないもっとも原始的なコンピュータ
 - EDSAC、EDVACなどの草創期のコンピュータ、6800、6502など草創期のマイクロプロセッサは一種のアキュムレータマシン

さて、この命令の並びでできたプログラムを命令メモリに入れておきます。今、命令はオPCODE4ビット、オペランドが8ビットあるので全部で幅は12ビットになります。深さはデータメモリと同じ256にしましょう。この命令メモリの内容を順番に取り出してデータパスに信号として与えてやれば、いちいち手で信号とデータを与えなくても自動で計算を行ってくれます。これが最も原始的なコンピュータの原理です。このために、実行する命令の番地を持っているレジスタを設けます。これをプログラムカウンタ(PC)と呼びます。プログラムカウンタの指し示す番地の命令メモリを読み出し、これをデータパスに与え、計算が行われると同時にPCに1を足してやり、次の番地を指すようにすれば、順番に次々に命令メモリ中の命令を読み出して実行することができます。これがアキュムレータマシンの基本です。EDVAC、EDSACのような草創期のマシン、6800、6502など草創期のマイクロプロセッサはアキュムレータマシンでした。


アキュムレータマシン




ではアキュムレータマシンの構造を示します。プログラムカウンタ(PC)の指し示す命令メモリの中身を命令として読み出し、オペコードをweとcomに、オペランドをデータメモリのアドレスとして与えてやります。



では、0番地の中身と1番地の中身を加算して2番地に格納する命令が実行される様子をアニメーションで示します。accum.vがアキュムレータの記述ですので、シミュレーションを動かしながら、スライドを見て、動きを掴んでください。最初の命令で0番地の内容をACCにロードします。この時PCは0から1になります。




次にPCに従って1番地の命令ADD 1を読み出します。これによりACCの値とデータメモリの1番地の値が加算されます。同時にPCは一つ増えて2になります。



次にPCに従って2番地の命令が読み出されます。この命令は最初のビットが1なのでwe=1となり、ACCの内容が2番地に格納されます。

アキュムレータマシンのVerilog記述



ではアキュムレータマシンのVerilog記述を解説しましょう。まず、CPUの記述からメモリを分離します。先に紹介しましたように、メモリは普通のデジタル回路とやや違っていています。電子回路基礎で紹介したように特殊なチップや特殊な回路を使います。そこで、合成の対象とするのは、この四角で囲った部分だけにします。

アキュムレータマシンのVerilog記述 入出力とレジスタ、ワイヤの宣言

```
`include "def.h"
module am(
  input clk, input rst_n,
  input [ OPCODE_W-1:0] opcode,
  input [ ADDR_W-1:0] operand,
  input [ DATA_W-1:0] ddatain,
  output we,
  output reg [ ADDR_W-1:0] pc,
  output reg [ DATA_W-1:0] accum);
reg [ ADDR_W-1:0] pc;
wire [ DATA_W-1:0] alu_y;
wire op_st;
```

命令メモリ
データメモリ
Program Counter
アキュムレータ
ST命令のデコード信号

ではアキュムレータマシンのVerilog記述を説明しましょう。まず入出力は、clk, rst_n, メモリに対する入出力になります。命令メモリからの入力はopcodeとoperandに分けて入力することにします。アドレスにはpcを繋ぎます。データメモリからの入力はddatain、書き込みはaccumを使います。これに書き込み制御のweが加わります。内部信号としてレジスタでpcを宣言します。これは出力名と同じにしてやると繋がなくて済みます。alu_yは以前説明したALUの出力です。このアキュムレータマシンはST命令だけがやや特殊な動きをするので、これを検出してやります。今の命令がST命令のときop_stがHになります。

アキュムレータマシンのVerilog記述 デコードと入出力、ALUの接続

```
assign op_st = opcode == `OP_ST;
```

```
assign we = op_st;
```

```
alu alu_1(.a(accum), .b(datain),  
          .s(opcode[SEL_W-1:0]), .y(alu_y));
```

```
def.h
```

```
`define OP_ST 4'b1000  
...
```

ALUのcomは、
opcodeの下位3ビ
ットを使う

opcodeがST命令に相当するときに、op_stをHにします。これはdef.h中にST命令のパターンを入れておいて比較します。次にALUを接続します。これは今までと同じなのですが、comにはopcodeの下位3ビットを入れてやります。一番上のビットはST命令用なのでALUとはとりあえず関係ないからです。

アキュムレータマシンのVerilog記述 レジスタの制御

```
always @(posedge clk or negedge rst_n)
begin
    if(!rst_n) pc <=0;
    else pc <= pc+1;
end

always @(posedge clk or negedge rst_n)
begin
    if(!rst_n) accum <=0;
    else if(!op_st)
        accum <= alu_y;
end

endmodule
```

pcの制御

accの制御

次にPCの制御ですが、今回リセット信号rst_nがLの時に初期化をし、それ以外は毎クロック1ずつ増やします。このことにより、次々に命令メモリを読み出します。アキュムレータの記述は以前と同じですが、ST命令では、accumにALUの出力を入れないようにしています(本当はTHAでaccumの値がalu_yに出てくるのでこれは不要ですが、後のためです)

テストベンチでのメモリの記述

```
reg [ `DATA_W-1:0] dmem[0:`DEPTH-1];
reg [ `INST_W-1:0] imem[0:`DEPTH-1];
...
...
initial begin                                readmemh("入力ファイル名",読み込むメモリ名)
                                                readmemhは16進数
...                                                readmembは2進数
$readmemh("dmem.dat",dmem);
$readmemb("imem.dat",imem);
```

```
0001_00000000
0110_00000001
1000_00000000
0001_00000010
0111_00000011
1000_00000010
...
```

imem.dat: 12bit

```
0004
0002
0003
0001
...
```

dmem.dat: 16bit

では、テストベンチ中のメモリの記述を見てみましょう。今回はデータメモリ、命令メモリ共に初期設定が必要です。命令メモリには実行する命令、データメモリには計算対象のデータを入れておきます。ここで、\$readmemhは16進数で指定したファイル(dmem.dat)から、データメモリに対してシミュレーション実行時にデータを読み込みます。一方、命令メモリに対しては、imem.datというファイルから\$readmembを使って2進数で命令を設定します。imem.dat, dmem.datはあらかじめ設定しておく必要があります。imem.datを書き換えることで命令を、dmem.datを書き換えることで計算対象のデータを書き換えます。では、iverilog test_am.v am.vでコンパイル、vvp a.outで実行して結果を確かめましょう。

前回のマシンの問題点

- 命令メモリに入っている命令を一つずつ順番に実行する
- 判断と、それに基づいて処理を変えることができない
- 繰り返しができない
 - アルゴリズムが実行できない
- どうすればアルゴリズムが実行できるようになるのか？
 - 分岐命令

前回のマシンは、命令メモリに入っている命令を一つずつ順番に実行しました。すなわち猪突猛進で先に進むだけで、判断をしてそれに基づいてやることを変えることができません。これはすなわち繰り返しができないということです。繰り返しができないでやることを全部予め指定しておかなければならないと、これは不便です。自動機械として意味がないです。これはアルゴリズムが実行できないということになります。では、どうすればいいか、というと分岐命令をつけたし、計算結果について判断し、その結果に基づいてプログラムの実行を変えてやれば良いのです。

分岐命令の導入

- ACCの内容によってPCの内容を変更する
 - 制御命令:分岐(Branch)と呼ぶ

BEZ X Branch Equal Zero if ACC==0 PC←X

1001XXXXXXXX →opcodeは適当に決めた

(例) 100100000001 ACCが0ならばPCは1になる→次は1番地の命令を実行→1番地に「飛ぶ」

BNZ X Branch Not equal Zero if ACC!=0 PC←X

1010XXXXXXXX →opcodeは適当に決めた


(例) 101000000001 ACCが0でなければPCは1になる→次は1番地の命令を実行→1番地に「飛ぶ」

オペランドは飛び先(命令メモリの番地)を示す:今までの命令と全く違うことに注意!

ここでは、最も簡単な分岐命令を導入します。これはACCの中身に応じてPCの内容を変更します。BEZ Xは、Branch Equal Zeroのニーモニック表現で、ACCが0ならばPCはXになります。つまり、次はX番地からプログラムを実行します。このことを分岐が成立(taken)したと呼びます。日本語では、Xに飛ぶと言うことが多いです。条件が成り立たなければ、分岐命令は無視され、普段通り次の命令を実行します。つまりこの命令ではなにもやらないことになります。


ここで、オペコードは1001にしました。これは1000がST命令なので単純にその次を割り当てたのです。BNZはBranch Not equal Zeroで、ACCが0でなければPCがXになり、プログラムはX番地に飛びます。オペコードは1010です。この分岐命令のオペランドは飛び先の命令メモリのアドレスです。分岐命令以外の命令は、この部分がデータメモリのアドレスに当たっていました。この点でも分岐命令はそれ以外の命令と全く違っていることがわかります。

分岐命令によるアルゴリズムの実行




繰り返しによりアルゴリズムの実行が可能
→ プログラム格納型(Stored Program)方式


分岐命令を使うと繰り返しを使ったアルゴリズムが実行できます。この図は、1番地の値mと2番地の値nの値の掛け算を行うプログラムです。まず、0番地を0に初期化しておき、1番地にm、2番地にnを入れておきます。さらに3番地を1にしておきます。0番地からACCにLDし、1番地の内容を足して0番地にしまします。これでmを1回足すこととなります。次に2番地の値をLDし、1を引きます。このために3番地を1にしておくわけです。引いた値は再び2番地に戻します。これで、mを一回足すたびにnから1を引くこととなります。ACCにはnが残っているので、ここでBNZ 0を実行すると、nが0でなければ、0番地にプログラムが戻り、以上の動作が繰り返されます。0になれば、プログラムは終了します。このままではプログラムカウンタが先に進んでしまうため、次にBEZ 7を入れておきます。ここまで来た時はACCの値は0なので、このBEZは必ず成立し、自分自身に飛ぶので、無限ループになります。これによりプログラムは停止します。このように無限ループを利用して停止させることをダイナミックストップと呼ぶことがあります。




では、このアルゴリズムの実行の様子を示します。まず、LD 0で0番地のデータをACCにロードします。




次に1番地の値mを加算します。ここでは2が入っています。




この結果を0番地に格納します。今まで0だったのが2になりました。




LD 2で、今度はmをACCIに持ってきます。mは3でした。



mから1を引くためにSUB 3を実行します。3番地には1があるので、これでm-1が実行されたこととなります。



この値を2番地に格納します。



ここで、BNZ 0を実行します。このためには、命令デコーダで1010を検出します。同時にACCの中身が0かどうかを調べます。両方共比較的簡単な回路で検出可能です。1010でACCの値が0でなければ、命令中の下位8ビットをPCにセットします。この場合PCは0となり、プログラムは0番地から再び実行されます。ACCの中身が0でならば、通常通りPC+1がPCにセットされます。

アキュムレータマシンのVerilog記述 入出力とレジスタ、ワイヤの宣言

```
`include "def.h"
module amb(
  input clk, input rst_n,
  input [ OPCODE_W-1:0] opcode,
  input [ ADDR_W-1:0] operand,
  input [ DATA_W-1:0] ddatain,
  output we,
  output reg [ ADDR_W-1:0] pc,
  output reg [ DATA_W-1:0] accum);

wire [ DATA_W-1:0] alu_y;
wire op_st, op_bez, op_bnz;
```

命令メモリ

データメモリ

命令メモリのアドレス

命令のデコード信号

では、分岐命令のついたアキュムレータマシンのVerilog記述を示します。入出力は前回のアキュムレータマシンと同じですが、ストア命令を検出する信号のほかに、BEZ命令、BNZ命令を検出する信号であるop_bez,op_bnzを用意しています。この信号はオペコードが1001と1010でそれぞれHレベルになります。

アキュムレータマシンのVerilog記述 デコードと入出力、ALUの接続

```
assign op_st = opcode == `OP_ST;  
assign op_bez = opcode == `OP_BEZ;  
assign op_bnz = opcode == `OP_BNZ;
```

```
assign we = op_st;  
alu alu_1(.a(accum), .b(datain),  
          .s(opcode[`SEL_W-1:0], .y(alu_y)));
```

def.h

```
`define OP_ST 4'b1000  
`define OP_BEZ 4'b1001  
`define OP_BNZ 4'b1010  
...
```

これを検出するVerilog記述は簡単で、オペコード部分を比較すればよいです。ALUの実体化の部分は前回と同じです。オペコードの下位3ビットがALUのsに入れて点にご注意ください。

命令のデコード

```
assign op_st = opcode == `OP_ST;  
    op_stはST命令がフェッチされたときだけ1になる  
assign op_bez = opcode == `OP_BEZ;  
    op_bezはBEZ命令がフェッチされたときだけ1になる  
assign op_bnz = opcode == `OP_BNZ;  
    op_bnzはBNZ命令がフェッチされたときだけ1になる
```

これらの信号線を使って、CPUの動作を制御する

この信号の生成を命令デコードと呼ぶ

今回は、ST命令、BEZ命令、BNZ命令だけをデコードし、他は同じパターンの命令と考える

→ メモリとアキュムレータの中身を演算して答えをアキュムレータに入れる

LD命令もこの一種として考える

一般的にオペコードを調べてどの命令がフェッチされかを調べる操作がコンピュータには必要になり、これを命令デコードと呼びます。今回のアキュムレータマシンは、ST命令、BEZ命令、BNZ命令だけをデコードします。他の命令は「メモリとアキュムレータの中身をALUで演算して答えをアキュムレータに入れる」という共通の処理であり、命令のオペコードの下位3ビットをALUのコマンドに入れてALUで行う演算の種類を変えて実現します。

アキュムレータマシンのVerilog記述 レジスタの制御

```
always @(posedge clk or negedge rst_n)
begin
  if(!rst_n) pc <= 0;
  else if (op_bez & (accum==0) | op_bnz & (accum!=0))
    pc <= operand;
  else pc <= pc+1;
end
```

pcの制御

```
always @(posedge clk or negedge rst_n)
begin
  if(!rst_n) accum <= 0;
  else if(!op_st & !op_bez & !op_bnz)
    accum <= alu_y;
end
```

その他の命令ではアキュムレータにALUの出力を保存

```
endmodule
```

次にpc周辺の記述です。今まではリセット以外ではpc+1を入れることで毎クロックカウントアップしていました。これに分岐命令の実装を付け加えます。分岐命令が成立するかどうかを調べます。これは、op_bezつまりBEZ命令でaccumが0の時、op_bnzつまりBNZ命令でaccumが0でない時にオペランドつまり飛び先がPCに入ります。

アキュムレータaccumの記述も変更します。op_st, op_bez, op_bnzの時はaccumに何をいれず、そうでない時にALUの出力をaccumに入れるように変更します。

イミューディエイト命令

- アキュムレータから1引きたい！
 - 3番地に1をあらかじめ入れておき
 - SUB 3
 - 直接1を足したり、引いたりできれば便利！
- イミューディエイト命令(直値、即値命令)
- ADDI #1 ACC←ACC+1
- ADDI #-1 ACC←ACC-1
- 命令コード中の数字をそのまま計算に使う
- 便利なのでどのマシンでも持っている

次にもう一点改良を行います。アキュムレータから1を引く際に、3番地に1を入れておき、SUB 3を実行しました。しかし、直接1を足したり、引いたりできると便利です。これを実現するのがイミューディエイト命令(Immediate命令)といいます。日本語では直値、即値と呼びます。ADDI #1、ADDI #-1のように命令コード中の数字をそのまま計算に使うことができます。便利なのでどのマシンもこの命令を持っています。コード中の数字が直接演算に使われることを強調するために数字の頭に#を付けています。本来これは必要ないですが、この授業では間違いを防ぐために、この記法を使います。

ADDI命令の符号拡張

- ADDI #X 1110 XXXXXXXX

ADDI #1 1110_00000001

ADDI #-1 1110_11111111

opcodeの下位3ビット110をADDと共通にしておく

ここで困ったことに気づく

命令コード中の数字は8ビット分しか存在しない

しかしデータは16ビット幅だ

負の数も扱う必要がある


→ 符号拡張 (sign extension)

8bitの最上位の符号ビットを8ビット補って16ビットに数を引き伸ばしてやる

2: 00000010 → 0000000000000010

-2: 11111110 → 1111111111111110

ここではADDI命令を実行します。これには1110を割り当てます。下位8ビットを計算する値に割り当てます。ここで困ったことに気づきます。命令コード中に含むことができる数字は8ビットなのに、このアキュムレータマシンのデータ幅は16ビットあります。しかも1引いたりするので基本的に符号付の数を扱う必要があります。そこで、符号拡張 (Sign Extension) を行います。これは8ビットの最上位の符号ビットを8ビット分上位に補い、数を16ビットに引き伸ばしてやる方法です。これは、コンピュータのあらゆる場所で使います。符号を考えない場合、0を埋めればよく、これをゼロ拡張と呼びます。



このイミューディエイト命令は、メモリからデータを読んてくる代わりに、オペランドを符号拡張したものをALUのB入力に入れることで実装します。これにはマルチプレクサを使います。

符号拡張とゼロ拡張のVerilog記述

$\{n\{x\}\}$ は x を n 回繰り返して並べたことを意味する

- 同じ数の繰り返しは{繰り返し回数{数}}

例 $\{8\{1'b1\}\} \rightarrow 11111111$ $\{3\{4'habcd\}\} \rightarrow$
 $abcdabcdabcd$

$\{8\{operand[7]\}, operand\} \rightarrow$

符号ビットを8ビット並べ、operandと連結 → 符号拡張

$\{8'b0, operand\} \rightarrow$

0を8個とoperandを連結 → ゼロ拡張

ここで、符号拡張とゼロ拡張をVerilog記述を紹介します。 $\{n\{x\}\}$ は x を n 回繰り返して並べた表現です。例をいくつかスライド中に示します。符号拡張はこれを利用します。operandは8ビットなので、符号ビットはoperand[7]です。これを8ビット並べてoperandと連結すれば符号拡張になります。ゼロ拡張は、この代わりに0を8つ並べます。この記述は{}が3重になるので、見難いですが、これは、ま、しょうがないと思ってくださいませ。

バスの連結 { , }

```
wire [3:0] a,b,c;
```

```
wire d;
```

```
wire [7:0] x,y;
```

```
assign x = {a,b}; 4bitのバスを二つ連結して8bitにする。
```

```
assign y = {c,d,d,d,d}; 4bitに1bitを4つ連結して8bitにする。
```

{ }を使っていくつでもくっつけて一つのバスにできる。

連結を使ってバスの分割も可能

```
assign {a,b} = x; assign a=x[7:4]; assign b=x[3:0];と同じ
```

```
assign {a,d,d,d,d,b,c} = {x,y}; などと書くこともできる
```

読みやすいので良く使う→左右の幅の違いに**注意**

ついでにバスの連結の記法を説明します。Verilogは{ , }の形で簡単に連結してバスの形にすることができます。右辺にも左辺にも使うことができます。読みやすいので良く使いますが、左右の幅の違いに注意してください。

{ }で格好良く書ける

- 前回のテストベンチ
 - assign opcode = imem[pcout][11:8];
 - assign operand=imem[pcout][7:0];
- 今回のテストベンチ
 - assign {opcode, operand} = imem[pcout];
- 同じことを書いているが、下の方が分かりやすい

例えば、前回は分けて書いた記述も、{ }を使って分かり易く書くことができます。下の方が分かり易いと思います。この書き方は結構良く使うのですが、左辺と右辺の幅が必ず同じになるようにご注意ください。

イミーディエイト命令のVerilog記述

```
wire op_addi;  
wire [ `DATA_W-1:0] alu_b;  
wire [ `SEL_W-1] com;  
assign op_addi = opcode == `OP_ADDI;  
...  
assign com = op_addi ? `ALU_ADD: opcode[ `SEL_ "-1:0];  
assign alu_b = op_addi ? {{8{operand[7]}},operand}:  
                        ddatain;  
alu alu_1(.a(accum), .b(alu_b), .s(com), .y(alu_y) );
```

コマンドはcomに加算を入れてやる。

```
iverilog test_ambi.v ambi.v alu.v
```

```
./a.out > | tmpで結果を確認してみよう！
```

```
これは test_ambi.datを使っている
```

イミーディエイト命令を付加するためにVerilog記述を修正します。オペコードがADDIの時を検出し、符号拡張をした値をALUのB入力に入れてやります。このためにop_addiとalu_bという信号を宣言します。alu_bはALUのB入力、今まではメモリからの入力を直接入れてやったのですが、op_addiがHの時は、符号拡張したオペランドを入れてやるようにします。ここは、条件演算子を使います。

ADDIは加算を行いますが、ADDI命令は1110で定義しており、下3ビットはALUのADDコマンドの110になっています。なので、以前通りオペコードの下3ビットを入れてやれば良いです。これは若干セコいテクニックで一般性はないです。では、イミーディエイト命令を使ったプログラムを動かしてみましよう。

演算命令

オPCODE	ニーモニック	意味
0000	NOP	No Operation 何もしない
0001	LD X	Load ACC← (Xの中身)
0010	AND	論理積 ACC← ACC&(Xの中身)
0011	OR	論理和 ACC← ACC (Xの中身)
0100	SL	左シフト ACC←ACC<<1
0101	SR	右シフト ACC←ACC>>1
0110	ADD	加算 ACC←ACC+(Xの中身)
0111	SUB	減算 ACC←ACC-(Xの中身)
1000	ST X	Store (X) ← ACC

今まで出てきた演算、ロード、ストア命令をまとめます。

分岐命令、ADDI

オPCODE	ニーモニック	意味
1001	BEZ X	ACCが0ならばXに飛ぶ
1010	BNZ X	ACCが0でなければXに飛ぶ
1110	ADDI #X	ACC←ACC+X(符号拡張)

今回付け加えた分岐命令、ADDI命令をまとめます。

本日のまとめ

- 分岐命令はACCの中身を判断してPCの中身を書き換える
 - BEZ ACCが0ならば成立
 - BNZ ACCが0でなければ成立
- 分岐命令を使うとアルゴリズムが実行できる
- イミューエイト命令は、コード中の数字を直接足すことができる
 - ADDI命令



インフォ丸が教えてくれる今日のまとめです。

今日のVerilog 構文

- $\{n\{x\}\}$ はxをn回繰り返して並べたことを意味する
- $\{ , \}$ で信号線を連結できる
 - 左右の幅の違いに注意！



だんだん新しい構文が減ってきました。今回はビット操作に関連するものです。

演習

- 48ページ演習3-5
 - 1番地にXが格納されている。 $X+(X-1)+(X-2)+\dots+2+1$ を計算するプログラムを実行せよ
- 提出物はimem.dat