■blockage の張り方
●マクロの周囲
入出力ポート周辺の blockage
VDEC のチュートリアルだかにも書いてあることですが。
入出力ポート周辺はただでさえ配線が混雑します。
そこにスタセルまで配置されると、
が混じり、非常に error が発生しやすくなります。
この事態を避けるためにマクロの周辺にある程度 blockage を張るのは基本です
(CAD はバカなので自動では最適化してくれないです)。
●メモリマクロの周囲
メモリマクロの周囲の blockage は、推奨ではなく絶対です。
レイアウトは、ダミーのメモリマクロを使って行っています。
VDEC のダミーメモリには、入出力ポート及び電源関係のメタルしか存在しません。
しかし実際のメモリ内部には他のメタルも存在します。
特に問題になるのが、マクロ周辺部のメタルです。
blockage を張らないでダミーのメモリマクロを含むレイアウトを行うと、
メモリに密着してスタセルを配置する場合があります。
ダミーマクロには最低限のメタルしか存在しないので、レイアウトツールには
DRC 等の問題はないように見えるからです。
しかし提出時には、ダミーのメモリは実際のメモリに置き換えてから DRC 等
のエラーチェックを行いますので、スタセルがメモリに密着していると、
まずエラーになります。
ですので、メモリの周囲にはある程度の blockage を張ることが必須になります。
●tap 関連
