Aeroおまけ
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
verilogで書いたモジュールのテストベンチの一部を自動作成す...
#ref(testWrite.pl)
-使い方
$perl testWrite.pl getDQM.v
...しかし大変buggyなのでもう少し改良せねば、、、
任意のサイズのFIFOを作ってくれるRuby。
#ref(fifoGenerator.rb)
-使い方
$ruby fifoGenerator.rb
Valid信号とか、data_countも入れられるといいなと思う。
最初からparameter使えばお終いな話だけどね。
もっともお勧めであるとされる加算器APPNAジェネレータ。
#ref(initializeAppna.pm)
#ref(appna.pl)
-使い方
$perl appna.pl
APPNAはCarry Look Aheadよりいい！だとか。誰か僕に詳しくA...
SPARTAN3ANを使ったメモリアクセス回路、８バースト。
非同期リセットを使った回路でやったらクリティカルパス18.5...
今回は同期リセットを使った回路でクリティカルパス16.5ns程...
Xilinx FPGAが同期リセットに適していると聞いたけども本当...
#ref(DDR2NEW.tar.gz)
終了行:
verilogで書いたモジュールのテストベンチの一部を自動作成す...
#ref(testWrite.pl)
-使い方
$perl testWrite.pl getDQM.v
...しかし大変buggyなのでもう少し改良せねば、、、
任意のサイズのFIFOを作ってくれるRuby。
#ref(fifoGenerator.rb)
-使い方
$ruby fifoGenerator.rb
Valid信号とか、data_countも入れられるといいなと思う。
最初からparameter使えばお終いな話だけどね。
もっともお勧めであるとされる加算器APPNAジェネレータ。
#ref(initializeAppna.pm)
#ref(appna.pl)
-使い方
$perl appna.pl
APPNAはCarry Look Aheadよりいい！だとか。誰か僕に詳しくA...
SPARTAN3ANを使ったメモリアクセス回路、８バースト。
非同期リセットを使った回路でやったらクリティカルパス18.5...
今回は同期リセットを使った回路でクリティカルパス16.5ns程...
Xilinx FPGAが同期リセットに適していると聞いたけども本当...
#ref(DDR2NEW.tar.gz)
ページ名:
![[PukiWiki]](image/pukiwiki.png "[PukiWiki]")
