エラーについての編集

[[ASAP Top]]
*エラーページ [#u936b1a9]
このページではさまざまンエラーについて紹介していく予定。
誰かがハマったことがある内容ならば、それを今後に引っ張っていてはダメじゃね？と思い作成。

*ncverilogのエラー [#wa2bde5b]

** instance 'ddr2_sdram_test.DDR2@ddr2_sdram<module>.i_ila' of design unit 'ila' is unresolved in 'worklib.ddr2_sdram:v'. [#g4e9dd01]

モジュール"ila"が無いぞと怒られている。
 $ ncverilog +ncaccess+rw hogehoge...  ila.v
と"ila.v"を入れてあげよう。

*一般のエラー [#c83983f9]

**Wind/U X-toolkit Error: wuDisplay: Can't open display [#caf03633]
環境変数DISPLAYがおかしいのが問題。これを回避するには
-csh
 setenv DISPLAY :0
-sh
 export DISPLAY=:0
と設定すればよい。

**error while loading shared libraries: libXm.so.3 [#t7c487db]
libXm.so.3がないぞと怒られている。これがあるのは
-Ubuntuでは
 libmotif3
-CentOSでは
 openmotif22
というパッケージ。入っていないマシンがあればルートに報告しよう。

**error while loading shared libraries: libstdc++.so.5 [#zfba027c]
これが入っているパッケージは
-CentOSでは
 libstdc++-33
です。入っていなければルートに(以下略

**in thread "Thread-0" java.lang.InternalError [#d89099d0]
LANGの設定がおかしいのが原因。
-csh環境では
 setenv LANG C
-sh環境では
 export LANG=C

**一度セグメンテーションエラーがでると、同じtermでは二度とcoregenが立ち上がらない [#ec3b05e0]

* 論理合成、配置配線時のエラー [#ad7e989a]

** Xst:2544 - Unsupported item in port list for module <CLKMGR> [#b3fa4a57]

module CLKMGR(
  CLK0,
  CLK1,
  
  ,OUTPUT0
  ,OUTPUT1
  ...
  );

はいこのようにカンマが連続してました、僕の凡ミスですた。

** HDL Compiler 297 : ... generate begin end must be named [#if06b72d]
verilog内のgenerate文の反復には名前をつけなきゃだめ。たとえば下のかんじ。
 generate
 genvar i;
 for ( i = 0; i < 64; i = i + 1) begin : IF
  IDDR IDDR( .Q1( AOUT[i]),
             .Q2(),
             .C(CLK),
             .CE(1'b1),
             .D(A[i]),
             .R(RST_),
             .S(1'b0));
 end
 endgenerate

** Incompatible IOB are locked to the same bank 3 conflicting IO standards are ... [#ia6bfd4e]
FPGAはBank事に同じ供給電圧にしなければ駄目。
なので同一バンク内において、
 IOSTANDARD = LVCMOS18
 IOSTANDARD = LVCMOS25
といった記述がいっしょになっていてはいけない。

** An error occurred while running Java. Please examine the console or coregen log file for a specific IP related error. [#ddcc038e]

.xcoファイルを無理矢理変更してDSP使用率をmedium Usageにした乗算器のコア生成時のエラー。そんな形式はサポートしてないぜ。って怒られた。
 乗算器の設定をデフォルトのパイプライン長17に戻すと大丈夫 
でもサポートしてなくても11ー17は生成できたしね。。

** xst:442 [#pfc279a6]

トップモジュールの名前がうまく設定できていないよ。

* その他 [#k42de982]

** stepping level が２に設定する可能性もあるよと言ってくる [#s95bd061]
Virtex4 LXシリーズの場合、対放射性バージョンというのがあり、
そちらの場合、UCFファイルに
 CONFIG_STEP = 2
とする。具体的な違いとしては、DCMに対して対故障性のための追加スライス、
そして、壊れたときの自動クロック調整機能を備えたりしてるようだ。
…でもふんが研のプロジェクトではまだ意味ないかな？

** Ubuntu 9.10にした途端fxloadの自動ロードが無効になる。コンフィギュレーションできねぇよゴラァ。 [#lb116335]

まず
 $lsusb
この中に例えば
 Bus 001 Device 007: ID 03fd:0008 Xilinx, Inc.
というのがあったとする。
この番号とデバイス名を
 $ sudo /sbin/fxload -v -t fx2 -I /usr/share/xusb_emb.hex -D /dev/bus/usb/001/007
という具合に動かすと認識する。コマンドの意味？知らね（ごめんなさい、調査中です)
-追記。
ubuntu のバージョンによってはxusb_emb.hex は
 /etc/hotplug/usb/xusbdfwu.fw/xusbdfwu.hex
にあったりもする。

そして補足。
/etc/udev/rules.d/xusbdfwu.rules の中に例えば
 BUS=="usb", ACTION=="add", SYSFS{idVendor}=="03fd", SYSFS{idProduct}=="0007", RUN+="/sbin/fxload -v -t fx2 -I /usr/share/xusbdfwu.hex -D $TEMPNODE"
という行があったとする。
諸説あって、
 1.BUS=="usb" を消す
 2.TEMPNODE => tempnode
にすると直るらしい。僕は両方やってみたら大丈夫だった。意味？しらね(これまた永遠に調査中です)

** ISEにEDKのプロジェクトを読み込ませた際に、論理合成でエラー [#b5c93011]
- EDKでのエラーの法則が成り立つ。
- つまり/EDK直下ぐらいの方が幸せになれるということ。

タイムスタンプを変更しない