test: test_rv32i.v rv32i.v alu.v rfile.v dmem.v imem.v
	iverilog test_rv32i.v rv32i.v alu.v rfile.v dmem.v imem.v -o test
testall: test_rv32i.v rv32i.v alu.v rfile.v dmem.v imem.v
	iverilog -DREGALL test_rv32i.v rv32i.v alu.v rfile.v dmem.v imem.v -o testall
synth: rv32i.v alu.v rfile.v dmem.v imem.v rv32i.tcl
	dc_shell -xg -f rv32i.tcl 
%:
	python3 ./prepro.py $*.asm 
	./shapa tmp.asm -o tmp.dat
	python3 ./convert.py
