第4回研究会プログラム
- 【日時】2006年1月17日（火）〜1月18日（水）
- 【会場】慶應義塾大学日吉キャンパス来往舎
- 【その他】CPSY，VLD，IPSJ-SLDMと共催
| 1月17日(火) 午後 13:00 - 14:40 |
|||
| (1) | 13:00-13:25 | FPGAを利用した高速オーディオフィンガープリントシステムの構築 | ○礒永久史・井口 寧（北陸先端大） |
| (2) | 13:25-13:50 | FTTSSに基づいた音声認識LSIの開発 | ○中野智崇・朴 虎崗・船田哲男・北川章夫（金沢大） |
| (3) | 13:50-14:15 | 音響FDTD法演算支援LSIの設計 | ○伊藤大地・小林良太郎・島田俊夫（名大） |
| (4) | 14:15-14:40 | FPGAによる流体シミュレーションの高速化 | ○中里直人・濱田 剛（理研） |
| 14:40-15:00 | 休憩 （ 20分 ） | ||
| 1月17日(火) 午後 15:00 - 16:15 |
|||
| (5) | 15:00-15:25 | 二次近似法に基づくプログラマブル数値計算回路の構成とその合成法 | ○永山 忍（広島市大）・笹尾 勤（九工大）・Jon T. Butler（海軍大） |
| (6) | 15:25-15:50 | Cレベル設計によるストリームアプリケーションのプログラマブルデバイスへの実装 | ○桂 直弘・長谷川揚平・ヴ マン トウアン・金森飛匡・天野英晴（慶大） |
| (7) | 15:50-16:15 | 相変化不揮発性メモリの多値記憶方式と回路設計 | ○泉 貴富・高田雅史・中山和也・北川章夫（金沢大） |
| 16:15-16:30 | 休憩 （ 15分 ） | ||
| 1月17日(火) 午後 16:30 - 18:00 |
|||
| (8) | 16:30-16:55 | BGAパッケージにおける最大密度を低減する順行配線修正法の提案 | ○野村義孝・高橋篤司（東工大） |
| (9) | 16:55-17:20 | 第一階述語論理のサブクラスを利用したブール関数レベルの等価性判定手法 | ○森友淳史・浜口清治・柏原敏伸（阪大） |
| 17:20-18:00 | 休憩/移動 （ 40分 ） | ||
| - | 懇親会 18:00 - 20:00 | ||
| 1月18日(水) 午前 10:00 - 11:40 |
|||
| (10) | 10:00-10:25 | Flex Power FPGAにおけるしきい値制御用バイアス電圧値組合せの最適化について | ○河並 崇・日置雅和・松本洋平（産総研）・堤 利幸（産総研/明大）・中川 格・関川敏弘・小池汎平（産総研） |
| (11) | 10:25-10:50 | 動的再構成可能プロセッサVulcanの評価 | ○橋永寿彦（九大）・Lovic Gauthier・神戸隆行・Victor Mauro Goulart Ferreira・薄田竜太郎（福岡県産業・科学技術振興財団）・平木哲夫・山崎陽介・長野孝昭・村上和彰（九大） |
| (12) | 10:50-11:15 | 直接実行方式の提案 | ○天野英晴・長谷川揚平・阿部昌平（慶大） |
| (13) | 11:15-11:40 | 動的再構成デバイス向け配線共有型マルチコンテキスト化手法の一検討 | ○篠原 拓・木幡雅貴・今井茂毅（熊本大）・飯田全広（熊本大/JST）・末吉敏則（熊本大） |
| 11:40-13:00 | 昼食 （ 80分 ） | ||
| 1月18日(水) 午後 13:00 - 14:15 |
|||
| (14) | 13:00-13:25 | FPGAの遠隔再構成法の提案とその検証 | ○丹野 博・坪川 宏（東京工科大） |
| (15) | 13:25-13:50 | リモート・ロジックアナライザの実装と評価 | ○斉藤 豪・永田和生・原田英雄・柴村英智・久我守弘・末吉敏則（熊本大） |
| (16) | 13:50-14:15 | 命令セット拡張に対するGCC及びGNU Tool Chainのリターゲッティング | ○永松祐二・石浦菜岐佐（関西学院大）・引地信之（SRA先端技研） |
| 14:15-14:30 | 休憩 （ 15分 ） | ||
| 1月18日(水) 午後 14:30 - 16:10 |
|||
| (17) | 14:30-14:55 | DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング | ○岡村 大・野田祐介・三輪 忍・嶋田 創（京大）・中島康彦（京大/JST）・森 眞一郎・富田眞治（京大） |
| (18) | 14:55-15:20 | データ転送網を用いた確率モデル生化学シミュレータのFPGA への実装の検討 | ○吉見真聡・長名保範・岩岡 洋・西川由理・小嶋利紀（慶大）・舟橋 啓・広井賀子（JST）・柴田裕一郎・岩永直樹（長崎大）・北野宏明（JST）・天野英晴（慶大） |
| (19) | 15:20-15:45 | FPGAを用いた生化学シミュレータReCSiPにおける数値積分機構の性能改善手法 | ○西川由理・長名保範・吉見真聡・岩岡 洋・小嶋利紀（慶大）・舟橋 啓・広井賀子（JST）・柴田裕一郎・岩永直樹（長崎大）・北野宏明（JST）・天野英晴（慶大） |
| (20) | 15:45-16:10 | FPGAを用いた生化学シミュレータReCSiPにおけるハードウェアリソース消費に関する考察 | ○長名保範（慶大）・岩永直樹（長崎大）・吉見真聡・岩岡 洋・小嶋利紀・西川由理（慶大）・舟橋 啓（JST）・広井賀子（慶大）・柴田裕一郎・北野宏明（長崎大）・天野英晴（慶大） |