

計算機構成 第6回  
RISCの構成とVerilog記述  
テキスト第4章  
慶應大学  
天野英晴

## 教育用RISC POCO

- 16bitのregister-register型
  - 命令メモリ、データメモリのアドレス、データ共に16bit(64K×16ビット)
- レジスタ8本 (r0-r7)
- 2オペランド命令
  - ADD r0,r1 r0 ← r0+r1
  - 左: destination operand
  - 右: source operand
  - (IBM/Intel方式)
- 前身のPICOをさらに簡単化
  - とにかく実装が楽になるように

前回教育用のRISC POCOを導入しました。今日はそのVerilog記述を紹介します。まず、この復習をやっておきましょう。

## メモリの読み書き

- レジスタ間接指定  
LD r0,(r1) r1の中身の番地のデータを読み出してr0に転送  
ST r0,(r1) r1の中身の番地に、r0を書き込む
- 実効アドレス(実際に読み書きされるアドレス)=レジスタの内容
- 他にもアドレッシングモード(実効アドレスを決める方法)は色々あるがPOCOはレジスタ間接指定しか持って居ない
  - アキュムレータマシンの際のLD 0は、直接指定と呼ぶ
  - しかしこれはPOCOでは持っていない

最も重要な点は、メモリの読み書きで、レジスタ間接指定の理解です。これはポインタと一緒に、間違えないように修得してください。

## 基本演算命令

- レジスタ同士でしか演算はできない
  - ADD r1,r2  $r1 \leftarrow r1+r2$
  - SUB r1,r2  $r1 \leftarrow r1-r2$
  - AND r1,r2  $r1 \leftarrow r1 \text{ AND } r2$
  - OR r1, r2  $r1 \leftarrow r1 \text{ OR } r2$
  - SL r1  $r1 \ll 1$
  - SR r1  $r1 \gg 1$
  - MV r1,r2  $r1 \leftarrow r2$  単純な移動
  - NOP 何もしない(NoOperation)

RISCなので、基本の演算はレジスタ同士でしかできません。MVはレジスタ間のデータ移動なので気をつけてください。

## イミーディエイト命令

- 命令コード中の数字(直値)がそのまま演算に使われる

LDI r1,#1 r1←1

ADDI r1,#5 r1←r1+5

– 直値は8ビット符号付 → 演算時は16ビットに符号拡張(sign extension)される

– 符号無し命令

LDIU r1,#200 r1←200

ADDIU r1,#0xf0 r1←r1+0xf0

(ADDI r1,#0xf0ならばr1←r1-16)

イミーディエイト命令は、命令コード中の数字がそのまま演算に使われます。符号付の命令は直値が符号拡張されます。LDI,ADDIがこれに当たります。符号無し命令は頭に0を補うのもので、LDIU、ADDIUがこれに当たります。

## プログラム例

- 0番地の内容と1番地の内容を加算して2番地に格納せよ


```
LDI r0,#0      // r0: ポインタ
LD r1,(r0)     // 0番地から読み出し
ADDI r0,#1     // ポインタを先に進める LDI r0,#1でもいい
LD r2,(r0)     // 1番地から読み出し
ADD r1,r2      // 加算
ADDI r0,#1     // ポインタを先に進める LDI r0,#2でもいい
ST r1,(r0)     // 結果を2番地にしまう
```

LDIの代わりにLDIU、ADDIの代わりにADDIUでも良い


このようなプログラムでは、いちいち数字をレジスタに入れるのが面倒ですが、ステップ数が多くなるのを厭わなければ問題なくできます。

## 命令のフィールド決め

- 16ビット長




命令のフィールドを決める方法としてはI形式とR形式があります。I形式は8ビットの直値を伴うもので、R形式はopcodeは全て0で、funct形式を利用して命令を識別します。



POCOの構造はこのような図になります。これを今回はVerilogで記述していきます。

# レジスタファイル



ではまずレジスタファイルの記述から始めましょう。A,Bポートは読み出し専用、Cポートは書き込み用です。レジスタファイルも、メモリ同様、出来合いの回路であるIP(Intellectual Property)で実装する場合がありますが、ここではレジスタ数が少ないので、合成の対象としたいと思います。ここで使うレジスタファイルは、読み出し専用のAポート、Bポートと書き込み専用のCポートを持つ2R1Wの3ポートメモリです。読み出しはアドレスに対応したデータがA,Bポートから直接表れます。書き込みについてはrwe=1の時にCポートに置いた入力データをクロックの立ち上がり同期してアドレスCに対して書き込みます。

### レジスタファイル:rfile.v

```
`include "def.h"
module rfile (
  input clk,
  input [`REG_W-1:0] aadr, badr, cadr,
  output [`DATA_W-1:0] a, b,
  Input [`DATA_W-1:0] c,    input we);
  reg [`DATA_W-1:0] r0, r1, r2, r3, r4, r5, r6, r7;
  assign a = aadr == 0 ? r0: aadr == 1 ? r1:
           aadr == 2 ? r2: aadr == 3 ? r3:
           aadr == 4 ? r4: aadr == 5 ? r5:
           aadr == 6 ? r6: r7;
  assign b = badr == 0 ? r0: badr == 1 ? r1:
           badr == 2 ? r2: badr == 3 ? r3:
           badr == 4 ? r4: badr == 5 ? r5:
           badr == 6 ? r6: r7;
```

読み出しは組  
み合わせ回路  
マルチプレク  
サ文を利用

レジスタファイルのVerilog記述を示します。ここでは8つのレジスタを別々に宣言しています。これはメモリの形で宣言しても良いのですが、これをやるとgtkwaveで観測できなくなります(メモリの中身は普通vcdファイルに保存しません。これをやるとファイル量が巨大化するためです)。別々に宣言しておけば、見ることができて便利です。さて、読み出しについては条件選択文を使っています。アドレスに対応したレジスタをそれぞれのポートに出力します。

## レジスタファイル: 書きこみ制御

```
always @(posedge clk) begin
    if(we)
        case(cadr)
            0: r0 <= c;   1: r1 <= c;
            2: r2 <= c;   3: r3 <= c;
            4: r4 <= c;   5: r5 <= c;
            6: r6 <= c;
            default: r7 <= c;
        endcase
    end
endmodule
```

書きこみはalways  
文を利用  
中でCase文を利用

次に書き込みです。ここでは、レジスタへの書き込みなので、always文を使います。リセットはしたいところですが、レジスタは一種のメモリなので、ここはしないことにします。書き込みイネーブルwe=1の時書き込みます。ここで、どのレジスタに書き込むのかを選ぶのにcase文を使っています。case文はC言語のswitch文と似ていて、( )内の値に応じた処理を行います。どれも成り立たない場合はdefault以下の文が実行されます。条件選択文と違ってdefaultは省略可能ですが、きちんと記述することをお勧めします。

## Case文

case (信号、レジスタ)

値1: 文1

値2: 文2

...

default: 文n

endcase

( )内に書いた信号、レジスタの値が  
値1ならば文1、値2ならば文2、、、どれでも  
なければ文nが実行される

Case文の文法をまとめておきます。それぞれの文はbegin .. endの書き方を使って複数の文を書くことができます。case文の終わりはendcaseです。

## Case文の制約

- if文同様、always文の中にだけ書くことができる。
- このため文に書けるのはレジスタへの値の書きこみのみ
  - なぜか？レジスタは値が記憶できるので、全ての条件が尽くされなくても中身が確定するから
- C言語のswitch文に似ている。(Pascalのcase文に準拠している)

case文は大変便利な書き方なので、色々な場所で使いたいのですが、if文と同じくalways文の中だけに使うことができます。すなわち、この文の左辺は、レジスタのみで、文中にはレジスタへの値の書き込みだけです。なぜこのような制約があるのでしょうか？if文同様、レジスタは値が記憶できるので、全ての条件が尽くされなくても、中身が確定するためです。繰り返しますが、レジスタへの値の書き込みは、通常のプログラム言語における変数への代入と大変似ているのです。

## 注意！

レジスタファイルはメモリ構文を使っても書ける  
reg [15:0] r [0:7]

r[0], r[1],...r[7]として扱う

しかし、そうするとgtkwaveで中身が見れなくなる。

このためこの授業ではわざわざ分けて書いた  
が、通常はメモリ構文を使うのが良い

ちなみに、レジスタはメモリ構文を使ってもかけます。この場合、r[0],r[1]...という書き方をします。実はこの記法の方が普通なのですが、gtkwaveで中身が見れないと困るので、ここでは敢えてレジスタとして分けて宣言しています。

## POCOのVerilog記述(入出力、信号線定義)


```
module poco(  
  input clk, rst_n,  
  input [15:0] idatain,  
  input [15:0] ddatain,  
  output [15:0] iaddr, daddr,  
  output [15:0] ddataout,  
  output we);  
  reg [15:0] pc;  
  wire [15:0] rf_a, rf_b, rf_c, alu_b, alu_y;  
  wire [4:0] opcode, func;  
  wire [2:0] rs, rd;  
  wire [2:0] com;  
  wire [7:0] imm;  
  wire rwe;  
  wire st_op, addi_op, ld_op, alu_op, ldi_op, ldiu_op, addiu_op;
```

入出力は図通り  
図の赤字と対応  
確認のこと!

データパスの中間  
信号、図の青字と  
対応

デコード信号

では、POCOのVerilog記述を見て行きましょう。アキュムレータマシン同様、命令メモリとデータメモリはCPUの範囲に入れません。入力はおなじみのclk, rst\_n、命令メモリからの入力はidatain、命令メモリのアドレスはiaddrとしています。データメモリからの入力はddatain、書き込み用の出力はddataout、アドレスはdaddrです。書き込みイネーブル信号はweでこれが1の時のclkの立ち上がりで、ddataoutに出力した値がメモリに書き込まれます。アキュムレータマシン同様pcをレジスタで宣言します。次にデータパスの中間信号を定義します。これは図の青字と対応させてください。やはりアキュムレータマシン同様、デコード信号を定義します。これは対応する命令がフェッチされたときに1になるようにします。



POCOの構成を図に示します。信号線の名前をVerilog記述と対応してください。

## 命令デコード、ALU B入力

```
assign ddataout = rf_a;  
assign iaddr = pc;  
assign daddr = rf_b;  
assign {opcode,rd,rs,func} = idatain;  
assign imm=idatain[7:0];  
assign st_op=(opcode=='OP_REG')&(func=='F_ST');  
assign ld_op=(opcode=='OP_REG')&(func=='F_LD');  
assign alu_op=(opcode=='OP_REG')&(func[4:3]==2'b00);  
assign ldi_op=(opcode=='OP_LDI');  
assign ldIU_op=(opcode=='OP_LDIU');  
assign addi_op=(opcode=='OP_ADDI');  
assign addiu_op=(opcode=='OP_ADDIU');  
  
assign we = st_op;
```

命令の分離

命令デコード

まず、ddataoutにはST命令で値を書き込むポートなので、レジスタファイルのAポート rf\_aをそのまま繋がります。一方、アドレスは、レジスタファイルのBポートからの出力 rf\_bをつなぎます。これでレジスタ間接指定ができます。命令メモリのアドレスには pcをそのままつなぎます。読んで来た命令idatainはopcode,rd,rs,funcの並びに分解されます。一方、下位8ビットはイミディエイトが入る場所なのでimmとして8ビットを切り出します。次にst\_opからaddiu\_opまで、それぞれの命令に対応した信号線がHレベルになります。ここで、R型の場合、funcで命令を識別しているのが分かります。ちなみにalu\_opは、ALU命令全体をカバーします。これはfuncの上位2ビットが00であることにより識別します。

```
def.hの一部
`define ALU_THA `SEL_W'b000
`define ALU_THB `SEL_W'b001
`define ALU_AND `SEL_W'b010
`define ALU_OR `SEL_W'b011
`define ALU_SL `SEL_W'b100
`define ALU_SR `SEL_W'b101
`define ALU_ADD `SEL_W'b110
`define ALU_SUB `SEL_W'b111

`define OP_REG `OPCODE_W'b00000
`define OP_LDI `OPCODE_W'b01000
`define OP_LDIU `OPCODE_W'b01001
`define OP_ADDI `OPCODE_W'b01100
`define OP_ADDIU `OPCODE_W'b01101
`define OP_LDHI `OPCODE_W'b01010
`define F_ST `OPCODE_W'b01000
`define F_LD `OPCODE_W'b01001
```

ALUのコマンド  
以前と同じ

R型命令のopcode

I型命令各種

R型命令のfunct

これ以外のR型命令はfunctの下3ビットをそのままALUのcomに入れて実現！

定義が並んでいるdef.hの内容を示しましょう。I型命令はopcode、R型命令はfuncの4ビットと比較します。R型命令のopcodeは0000です。

## データパス

```
assign alu_b = (addi_op|ldi_op)?{8{imm[7]}},imm) :  
              (addiu_op | ldiu_op)?{8'b0,imm}: rf_b;
```

符号拡張

ゼロ拡張

図中赤枠ALUのB入力のマルチプレクサ

```
assign com = (addi_op|laddiu_op) ? `ALU_ADD:  
            (ldi_op|ldiu_op)? ALU_THB: func[2:0];
```

図中青枠ALU comのマルチプレクサ

```
assign rf_c = ld_op ? ddatain : alu_y;
```

図中緑枠レジスタファイル 入力のマルチプレクサ

```
assign rwe = ld_op | alu_op | ldi_op | ldiu_op | addi_op | addiu_op;
```

答をレジスタに書き込む命  
令全てでrwe=1にする

ではデータパスの記述を確認します。ここで、alu\_bはALUのB入力に入れるためのデータを選択します。ADDIとLDIでは符号拡張、ADDIUとLDIUではゼロ拡張した結果を使います。これらの命令以外ならば、レジスタ間演算命令なので、レジスタファイルのBポートからの出力を使います。

次にALUのcomは、ADDIとADDIUの時は加算命令(110)、LDIとLDIUではB入力のスルー(001)が入るようにします。それ以外の場合はfuncの下位3ビットが入り、それぞれの演算を行います。

rf\_cはレジスタファイルの入力データポートで、LD命令の時はメモリからのデータ入力ddatainが入り、その他の場合は、ALUの出力が入ります。

rweはレジスタへの書き込み信号なので、レジスタに書き込む命令のORをとります。


## 符号拡張とゼロ拡張

$n\{x\}$ は $x$ を $n$ 回繰り返して並べること

$\{8\{imm[7]\},imm\}$  → 符号ビットを8ビット並べ、 $imm$ と連結 → 符号拡張

$\{8'b0,imm\}$  → 0を8個と $imm$ を連結 →  
ゼロ拡張

符号拡張とゼロ拡張の書き方を復習しましょう。符号ビットを8個並べて元の数とくっつけます。



では、POCOの構成と、それぞれの記述の対応を考えましょう。青い四角、赤い四角、緑の四角がそれぞれの条件選択文と対応しています。2ページ前のスライドと対応を考えてください。

## ALU、レジスタファイル、PCの接続

```
alu alu_1(.a(rf_a), .b(alu_b), .s(com), .y(alu_y));
```

ALU

```
rfile rfile_1(.clk(clk), .a(rf_a), .aadr(rd), .b(rf_b), .badr(rs),  
             .c(rf_c), .cadr(rd), .we(rwe));
```


レジスタ  
ファイル

```
always @(posedge clk or negedge rst_n)  
begin  
  if(!rst_n) pc <= 0;  
  else pc <= pc + 1;
```


PCのカウ  
ントアップ

次のページの図と対応のこと！


ALU、レジスタファイルを実体化している部分は、今まで定義した信号名を使います。always文中ではPCのカウントアップをしています。これは、アキュムレータマシンと同じです。



赤い四角と緑の四角を見てください。これが前のページの記述と対応します。




では、どのように各部分が動くか、見てみましょう。LDI r1,#0では、命令の下位8ビットを符号拡張します。このため、alu\_bは01にします。comは、comselを01にしてTHBを入れてやります。この0をrf\_cselを0にしてレジスタファイルのC入力に入れます。rwe=1にして書き込みます。



LD命令の場合は、rf\_bがそのままデータメモリのアドレスに入るので、ddatainから読み出されたデータが入ってくるので、rf\_cselを1にしてメモリからのデータをレジスタファイルのC入力に置いてやります。rwe=1にして書き込みます。





レジスタ同士の演算はどうなるでしょう？この場合、funcコードの下3ビットをALUのSに入れてやります。このためにcomsel=00にします。alu\_bselには00を入れてレジスタファイルのBポートの出力を通してやります。計算結果をレジスタファイルに書き込むため、rf\_csel=0としてrwe=1とします。

R型命令一覧

NOP		00000-----00000
MV rd,rs	$rd \leftarrow rs$	00000dddsss00001
AND rd,rs	$rd \leftarrow rd \text{ AND } rs$	00000dddsss00010
OR rd,rs	$rd \leftarrow rd \text{ OR } rs$	00000dddsss00011
SL rd	$rd \leftarrow rd \ll 1$	00000ddd---00100
SR rd	$rd \leftarrow rd \gg 1$	00000ddd---00101
ADD rd,rs	$rd \leftarrow rd + rs$	00000dddsss00110
SUB rd,rs	$rd \leftarrow rd - rs$	00000dddsss00111
ST rd,(ra)	$(ra) \leftarrow rd$	00000dddaaa01000
LD rd,(ra)	$rd \leftarrow (ra)$	00000dddaaa01001

R型の命令をまとめます。opcodeは00000でfuncで識別する点に注意ください。funcの上位2ビットが00の場合、下の3ビットをALUのコマンドに入れます。


I型命令一覧

LDI rd,#X	$rd \leftarrow X$ (符号拡張)	01000dddXXXXXXXXXX
LDIU rd,rs	$rd \leftarrow X$ (ゼロ拡張)	01001dddXXXXXXXXXX
ADDI rd,#X	$rd \leftarrow rd + X$ (符号拡張)	01100dddXXXXXXXXXX
ADDIU rd,#X	$rd \leftarrow rd + X$ (ゼロ拡張)	01101dddXXXXXXXXXX
LDHI rd,#X	$rd \leftarrow \{X, 0\}$	01010dddXXXXXXXXXX

I型の命令の一覧です。opcodeで命令を識別します。

## 本日のまとめ

- Verilog HDLでPOCOを記述する場合、全体の構造と記述の文を対応付ける
- レジスタファイルとALUは別モジュール
- always文の利用はpc周辺
- Verilogの新しい構文はcase文 always文の中だけで使える  
case (信号、レジスタ)  
 値1: 文1  
 値2: 文2  
 ...  
 default: 文n  
endcase



インフォ丸が教えてくれる今日のまとめです。

## 演習6-1

- LDHI(opcode: 01010)を実装せよ
  - 上位8ビットにImmediateの数字を入れ下位を0にする命令(解説次ページ)
  - 提出物はpoco.v
  - ヒント:
    - op\_ldhiを作ってデコードする(def.hに定義してある)
    - ALU B入力のマルチプレクサを拡張
    - rweにも加えるのを忘れずに!
    - test\_poco.vのreadmemb("imem.dat",imem)を("ldhitst.dat",imem)に変更してテスト
    - r0が0x5500になればOK

では演習をやってみましょう。LDHIを実装します。この命令は上位8ビットにイミディエイトの数字を入れ、下位8ビットを0にします。LDI命令では下の8ビットしか入らないので、LDHIは上位8ビットに値を入れる際に便利です。

## LDHI (Load High Immediate)

大きな値をレジスタに直値で入れる命令

LDHI (opcode: 01010)

– 上位8ビットにImmediateの数字を入れ下位を0にする

– LDHI r0,#5



今opcodeを01010にします。もちろんこの命令はI型です。この命令はセコイ感じかもしれませんが、便利なので、全てのRISCが持っています。

## 演習6-2

### ORI(opcode:01111)を実装せよ

- ori rd, #XX 0111\_ddd\_XXXXXXXX
- ori r1, #0x55 r1 ← r1 | 0x0055
- immediateはゼロ拡張せよ
- 提出物は poco.v
- ヒント:
  - ori\_opを作ってデコードする(def.hに定義がないので自分でやる)
  - ALU B入力のマルチプレクサを拡張
  - rweにも加えるのを忘れずに!
  - test\_poco.vのreadmemb("imem.dat",imem)を("oritst.dat",imem)に変更してテスト
  - r1が0xfになればOK

次の演習はORIを実装することです。ORIはレジスタとイミーディエイトデータの論理和を計算します。やり方はADDIと同じですが、イミーディエイトはゼロ拡張します。これは論理和などの論理演算を符号付き数に使うことはまずないためです。