

第6回 プログラム格納型への道 その2

分岐命令

命令の定義

前回、定義して実装した命令は以下の通りである。

```
0000XXXXXXXX  NOP
0001XXXXXXXX  LD X
0010XXXXXXXX  AND X
0011XXXXXXXX  OR X
0100-----  SL
0101-----  SR
0110XXXXXXXX  ADD X
0111XXXXXXXX  SUB X
1000XXXXXXXX  ST X
```

上記の命令を順に取ってきて (Fetch)、実行 (Execution) することにより、一連の処理を自動的に実行できることがわかった。しかし、このアキュムレータマシンは、命令メモリに格納された命令を順番に実行するに過ぎない。前回の課題のプログラムとて、実行が終わったら、次の番地の命令の実行に移ってしまい停止することができない。すなわち、判断を行い、実行する命令を変更する機能がなければ、計算アルゴリズムを実行することができず、つまりコンピュータとは言えない。では、コンピュータとするためにはどうすれば良いだろう？

最も簡単な方法としては、アキュムレータの内容によってプログラムカウンタを変更する方法が考えられる。これが分岐 (Branch) 命令である。ここでは以下の命令を導入する。

機械語	命令
1010 XXXXXXXX	BEZ X (Branch Equal Zero) X
1011 XXXXXXXX	BNZ X (Branch Not equal Zero) X

BEZ 命令は、アキュムレータの内容が0ならば、PCの内容をXXXXXXXXに変更する。BNZ 命令は、アキュムレータの内容が0でなければ、PCの内容をXXXXXXXXに変更する。条件に合わない場合は何もせず、次の命令が実行される。

分岐命令の導入によって、アキュムレータの内容によって、動作する命令を変更して、反復計算をすることが可能である。

以下がその例である。この例は、2番地の内容をm、3番地の内容をnとし、mをn回加算するプログラム、つまり乗算のプログラムである。答えは0番地に格納される。ただし、0番地を0に、1番地を1に初期化しておく必要がある。アキュムレータが0になるまで、6番地の分岐命令によって0番地まで戻り、反復して実行する。その度に3番地の内容であるnが1ずつ減っていき、0になると7番地の内容が実行される。

番地	命令
0	LD 0
1	ADD 2
2	ST 0
3	LD 3
4	SUB 1
5	ST 3
6	BNZ 0


```

    if(!rst_n) pc <= 0;
    else if(pcset)
        pc <= nextpc;
end

```

しかしこれは、様々な中間的な信号を定義しなくてはならず、見通しが悪い。

```

wire pcsel;
assign pcsel = stat['EX] & (opcode == 'OP_BEZ & acc == 16'b0 ) |
              (opcode == 'OP_BNZ & acc != 16'b0));

```

```

always @(posedge clk or negedge rst_n)
begin
    if(!rst_n) pc <= 0;
    else if(pcsel)
        pc <= operand;
    else if('stat['IF])
        pc <= pc+1;
end

```

の方が見通しが良い。これは、マルチプレクサの機能を if 文中の条件で表してしまっている。しかし一方で、

```

always @(posedge clk or negedge rst_n)
begin
    if(!rst_n) pc <= 0;
    else if(stat['EX] && (opcode == 'OP_BEZ && acc == 16'b0) |
            (opcode == 'OP_BNZ && acc != 16'b0)))
        pc <= operand;
    else if('stat['IF])
        pc <= pc+1;
end

```

とやると、さらに見通しが良いかという、これは条件が複雑すぎて逆に読みにくくなっている。この授業では、if 文の条件があまり複雑な場合は、wire 文を設けて整理する方法を採用している。すなわち二番目の方法である。しかし、ここに挙げた三つの書き方はどれも正しいので、自分が見やすいと思う、好きなスタイルで記述されたい。

ここで、ST 命令同様、BEZ や BNZ では accum の値は変更されない。この点を忘れずに変更する必要がある。

```

always @(posedge clk or negedge rst_n)
begin
    if(!rst_n) accum <= 0;
    else if(stat['EX]) begin
        if((opcode != 'OP_ST)&&(opcode != 'OP_BEZ)&&(opcode != 'OP_BNZ))
            accum <= alu_y;
    end
end
endmodule

```

すなわち、ST でも BEZ でも BNZ でもない命令では、alu で計算した値を accum にセットする。

イミーディエイト命令

今までの演算命令では、オペランドはメモリのアドレスであった。このため、例えば、1を引くという操作を行う場合、先のプログラムで示したようにあらかじめ1番地に1という数字を初期化操作で入れておく必要がある。これでは不便であるため、コンピュータの命令セットにはイミーディエイトまたは直値（即値）というオペランドの使い方が用意されている。この方法では、オペランドがそのまま計算に使われる。例えば以下の命令である。

機械語	命令
1100 XXXXXXXX	ADDI #X (ADD Immediate) X: accum ← accum + X

ADDIは、アキュムレータの内容からオペランドに書いた値を直接加算する命令である。これを使うと乗算のプログラムは以下ようになる。この場合、1番地を1に初期化する必要はない。

番地	命令
0	LD 0
1	ADD 2
2	ST 0
3	LD 3
4	ADDI #-1
5	ST 3
6	BNZ 0
7	BEZ 7

ちなみに、アセンブラ表現では、イミーディエイト命令であることを強調するために、計算に使われるオペランド部分に井桁印を付ける習慣がある。

ここで一つ問題がある。今、accumに格納されているデータは16ビットであるのに対して、オペランドは8ビットしかないので、データ幅が合わない。今、上記の例に従って、ADDI #-1の機械語は、-1を2の補数表現で表すため、1100 11111111となる。ここで、上位8ビットを単純に0で埋めると、0000000011111111となり、16ビットの数値としては+127となってしまう。すなわち、この場合、最上位ビットが1ならば1を、0ならば0を上位8ビットに入れて値を作る必要がある。これを符号拡張 (sign extension) と呼ぶ。8bitの-1を符号拡張すると、1111111111111111となり、16ビットでも-1として扱うことができる。

イミーディエイト命令を実装するには、ALUのB入力に対してマルチプレクサを付けてやり、メモリからのデータだけではなく、オペランドを入れてやることのできるようにする。次に、ALUの演算をADDI命令実行時に加算(110)に設定してやる。これを付けた構成を図2に示す。太線は、ADDI命令実行時のデータを動きを示す。

先に分岐命令の例を示したように、命令が増えてくると、命令に応じてデータパスのデータの流れを制御する必要がある。このため、opcodeの部分を解釈(デコード)して、状態と合わせて制御を行う必要がある。図3に制御信号を含めたアキュムレータマシンのコントローラの状態遷移図を示す。

さて、上の図を念頭に置いて、Verilog記述を考える。まず、符号拡張だが連結の所でやったように以下のようにする。

```
{{8{operand[7]}},operand}
```

この記述でoperandの最上位ビットが8個分operand自体に連結される。次にALUのb入力用のマルチプレクサは以下のように記述する。

```
wire [‘DATA_W-1:0] alu_b;  
assign alu_b = (stat[‘EX] & opcode == ADDI) ? {{8{operand[7]}},operand} :  
          ddatain;
```

次に、ALUの演算をADDI命令実行時に加算(110)に設定する記述は以下の通りである。




図 2: アキュムレータマシンの構成 (完成版)




図 3: コントローラの状態遷移図

```
wire ['SEL_W-1:0] com;
assign com = (stat['EX] & opcode == ADDI) ? 3'b110: opcode['SEL_W-1:0];
```

全体を書き直すと以下のようになる。

```
'include "def.h"
module am(
input clk, input rst_n,
input ['INST_W-1:0] idatain,
input ['DATA_W-1:0] ddatain,
output ['ADDR_W-1:0] iaddr, daddr,
output ['DATA_W-1:0] ddataout,
output we_n);

reg ['DATA_W-1:0] accum;
reg ['ADDR_W-1:0] pc;
reg ['INST_W-1:0] ir;
reg ['STAT_W-1:0] stat;
wire ['DATA_W-1:0] alu_y;
wire ['OPCODE_W-1:0] opcode;
wire ['ADDR_W-1:0] operand;
wire pcsel;

assign ddataout = accum;
assign daddr = operand;
assign {opcode, operand} = ir;
assign iaddr = pc;
assign we_n = ~(stat['EX] & (opcode == 'OP_ST));
wire ['DATA_W-1:0] alu_b;
wire ['SEL_W-1:0] com;

assign alu_b = (stat['EX] & opcode == ADDI) ? {{8{operand[7]}},operand} :
              ddatain;
assign com = (stat['EX] & opcode == ADDI) ? 3'b110: opcode['SEL_W-1:0];
alu alu_1(.a(accum), .b(alu_b), .s(com), .y(alu_y));

assign pcsel = stat['EX] & (opcode == 'OP_BEZ & accum == 16'b0 ) |
              (opcode == 'OP_BNZ & accum != 16'b0));

always @(posedge clk or negedge rst_n)
begin
  if(!rst_n) pc <= 0;
  else if(pcsel)
    pc <= operand;
  else if(stat['IF])
    pc <= pc+1;
end
```

```

always @(posedge clk or negedge rst_n)
begin
    if(!rst_n) ir <= 0;
    else if(stat['IF])
        ir <= idatain;
end

always @(posedge clk or negedge rst_n)
begin
    if(!rst_n) stat <= 'STAT_IF;
    else
        case (stat)
            'STAT_IF: stat <= 'STAT_EX;
            'STAT_EX: stat <= 'STAT_IF;
        endcase
end

always @(posedge clk or negedge rst_n)
begin
    if(!rst_n) accum <= 0;
    else if(stat['EX]) begin
        if((opcode != 'OP_ST)&&(opcode != 'OP_BEZ)&&(opcode != 'OP_BNZ))
            accum <= alu_y;
    end
end
endmodule

```

上記の記述は、それぞれの命令を解釈(デコード)している部分が分散している。そこで、少し格好を付けてデコード部分をまとめて見たのが以下の記述である。こちらの方が中間信号の名前は増えるが見やすいかもしれない。

```

#include "def.h"
module am(
input clk, input rst_n,
input ['INST_W-1:0] idatain,
input ['DATA_W-1:0] ddatain,
output ['ADDR_W-1:0] iaddr, daddr,
output ['DATA_W-1:0] ddataout,
output we_n);

reg ['DATA_W-1:0] accum;
reg ['ADDR_W-1:0] pc;
reg ['INST_W-1:0] ir;
reg ['STAT_W-1:0] stat;
wire ['DATA_W-1:0] alu_y;
wire ['OPCODE_W-1:0] opcode;
wire ['ADDR_W-1:0] operand;

```

```

wire pcsel;
wire st_op, bez_op, bnz_op, addi_op;

assign ddataout = accum;
assign daddr = operand;
assign {opcode, operand} = ir;
assign iaddr = pc;

// Decoder
assign st_op = stat['EX] & (opcode == 'OP_ST);
assign bez_op = stat['EX] & (opcode == 'OP_BEZ);
assign bnz_op = stat['EX] & (opcode == 'OP_BNZ);
assign addi_op = stat['EX] & (opcode == 'OP_ADDI);

assign we_n = ~st_op;
wire ['DATA_W-1:0] alu_b;
wire ['SEL_W-1:0] com;

assign alu_b = addi_op ? {{8{operand[7]}},operand} :ddatain;
assign com = addi_op ? 3'b110: opcode['SEL_W-1:0];

alu alu_1(.a(accum), .b(alu_b), .s(com), .y(alu_y));

assign pcsel = (bez_op & accum == 16'b0 ) | (bnz_op & accum != 16'b0);

always @(posedge clk or negedge rst_n)
begin
    if(!rst_n) pc <= 0;
    else if(pcsel)
        pc <= operand;
    else if(stat['IF])
        pc <= pc+1;
end

always @(posedge clk or negedge rst_n)
begin
    if(!rst_n) ir <= 0;
    else if(stat['IF])
        ir <= idatain;
end

always @(posedge clk or negedge rst_n)
begin
    if(!rst_n) stat <= 'STAT_IF;
    else
        case (stat)
            'STAT_IF: stat <= 'STAT_EX;

```

```

        'STAT_EX: stat <= 'STAT_IF;
    endcase
end

always @(posedge clk or negedge rst_n)
begin
    if(!rst_n) accum <= 0;
    else if(stat['EX])
        if (!(st_op|bez_op|bnz_op)) accum <= alu_y;
end
endmodule

```

シミュレーションに利用する。テストベンチは、前回とほとんど同じで良い。ただ、最後のシミュレーションの実行クロック数 (finish 文の前) のみを、場合に応じて変更する必要がある。例えば、

```

#STEP
    rst_n <= 'DISABLE_N;
#(STEP*50)
$finish;

```

とすれば、大方の場合は大丈夫かと思う。実装した am2.v で、掛け算のプログラムを実行してみよう。imem.dat を下のように設定する。

```

0001_00000000 // LD 0
0110_00000010 // ADD 2
1000_00000000 // ST 0
0001_00000011 // LD 3
1100_11111111 // ADDI #-1
1000_00000011 // ST 3
1010_00000000 // BNZ 0
1001_00000111 // BEZ 7

```

このプログラムでは 2 番地と 3 番地の掛け算を行って 0 番地に書き込むため、dmem.dat は、例えば以下のようにしておけば、 2×3 が計算されるはずだ。

```

0000
0001
0002
0003

```

演習 6

1 番地に X が格納されている。X+(X-1)+...+1 を計算するプログラムを書け。