1995年度 発表論文

バス結合型マルチプロセッサ

Bus connected Multiprocessor

• 天野 英晴. 次世代高速バス. 電子情報通信学会誌, Vol. 78, No. 6, pp. 591--593, 1995年6月.
• Takuya Terasawa, Ou Yamamoto, Tomohiro Kudoh, and Hideharu Amano. A performance evaluation of the multiprocessor testbed ATTEMPT-0. Parallel Computing, No. 21, pp. 701--730, Aug. 1995.
• 井上 敬介, 黒澤 飛斗矢, 奥野 通貴, 木透 徹, 清水 悦子, 寺澤 卓也, 天野 英晴. FLEX8000デバイスを用いたスヌープキャッシュの実装. ALTERA PLD WORLD '95 記述論文集, pp. 33--42, 1995年10月.

インターコネクションネットワーク

Interconnection Network

• Yu-Lu Yang and Hideharu Amano. Message Transfer Algorithms on the Recursive Diagonal Torus. IEICE Transactions on Information and Systems, Vol. E79-D, No. 2, pp. 107--116, Feb. 1995.
• 村田 淳, 天野 英晴, 原田 智紀, 朴 泰祐. MDX-baseline 交信局所性とランダム交信能力を共に満足する網. 電子情報通信学会技術研究報告[コンピュータシステム] CPSY95-68, pp. 19--24, 1995年10月.
• 塙 敏博, 天野 英晴. 多重出力可能なMINの性能評価. 情報処理学会論文誌, Vol. 36, No. 7, pp. 1630--1639, 1995年7月.
• 笹原 正司, 寺田 純, 大和 純一, 塙 敏博, 天野 英晴. SSS型MINに基づくマルチプロセッサSNAIL. 情報処理学会論文誌, Vol. 36, No. 7, pp. 1640--1651, 1995年7月.
• 塙 敏博, 寺田 純, 安川 英樹, 亀井 貴之, 天野 英晴. SSS型MINにおけるメッセージコンバインの評価. 電子情報通信学会技術報告[コンピュータシステム] CPSY95-49 (SWoPP '95), pp. 57--64, 1995年8月.
• 藤原 崇, 鬼頭 宏幸, 山口 喜弘, 塙 敏博, 亀井 貴之, 米田 卓司, 天野 英晴. 並列ベンチマークによるSNAILの評価. 電子情報通信学会技術研究報告[コンピュータシステム] CPSY95-100, pp. 9--16, 1996年1月.
• T. Kamei, M. Sasahara, and H. Amano. An LSI Implementation of the Simple Serial Synchronized Multistage Interconnection Network. In Proceedings of Synthesis and System Integration of Mixed Technologies (SASIMI '95), pp. 199--206, Aug. 1995.
• 舟橋 啓, 塙 敏博, 天野 英晴. 多重出力可能なMINの耐故障性の評価. 電子情報通信学会技術報告[フォールトトレラントシステム] FTS95-39 (SWoPP '95), pp. 63--70, 1995年8月.
• A. Funahashi, T. Hanawa, and H. Amano. Fault tolerance of the {MIN with multiple outlets. In Proceedings of 1995 Pacific Rim International Symposium on Fault-Tolerant Systems, pp. 204--209, Dec. 1995.
• 安川 英樹, 天野 英晴, 舟橋 啓, 塙 敏博. MINC:キャッシュ制御機構をもつMIN. 電子情報通信学会技術研究報告[コンピュータシステム] CPSY95-66, pp. 7--12, 1995年10月.
• 米田 卓司, 亀井 貴之, 安川 英樹, 塙 敏博, 寺澤 卓也, 天野 英晴. MIN結合型マルチプロセッサ用トレースドリブンシミュレータ. 電子情報通信学会技術研究報告[コンピュータシステム] CPSY95-99, pp. 9--16, 1996年1月.

文部省重点領域研究超並列マシン

Massively Parallel Machine

• 工藤 知宏, 好村 公一, 福嶋 泰仁, 西村 克信, 楊 愚魯, 天野 英晴. 超並列計算機JUMP-1のクラスタ間結合網RDTにおける階層マルチキャストによるメモリコヒーレンシ維持手法. 並列処理シンポジウム JSPP '95 論文集, pp. 257--264, 1995年5月.
• T. Kudoh, H. Amano, T. Matsumoto, K. Hiraki, Y. Yang, K. Nishimura, K. Yoshimura, and Y. Fukushima. Hierarchical bit-map directory schemes on the RDT interconnection network for a massively parallel processor JUMP-1. In Proceedings of 1995 International Conference on Parallel Processing, Vol. I, pp. 186--193, Aug. 1995.
• 西村 克信, 西 宏章, 天野 英晴, 楊 愚魯, 工藤 知宏. 超並列計算機JUMP-1用ルータチップの開発と検証. 電子情報通信学会技術報告[コンピュータシステム] CPSY95-46 (SWoPP '95), pp. 33--40, 1995年8月.
• H. Nishi, K. Nishimura, K. Anjo, H. Amano, and T. Kudoh. The Jump-1 Router Chip: A Versatile Router for Supporting a Distributed Shared Memory. In Proceedings of 1996 Fifteenth Annual International Phoenix Conference on Computers and Communications (IPCCC), pp. 158--164, Mar. 1996.

並列処理用システムソフトウェア、アプリケーション

System Software and Applications for Parallel Processing

• J. Yamamoto, D. Hattori, J. Yamato, T. Tokuyoshi, Y. Yamaguchi, and H. Amano. A preprocessing system of the EULASH: an environment for efficient use of multiprocessors with local memory. In Processings of the Seventh IASTED/ISMM International Conference, pp. 68--71, Oct. 1995.
• 山本 淳二, 服部 大, 鬼頭 宏幸, 山口 喜弘, 天野 英晴. 実行前試行によりローカルメモリを持つマルチプロセッサを有効利用する環境: EULASH. 情報処理学会研究報告 95-ARC-112, pp. 17--24, 1995年6月.
• 若林 正樹, 寺澤 卓也, 山本 淳二, 天野 英晴. 並列計算機シミュレータISISの実装. 電子情報通信学会 総合大会講演論文集, 情報・システム [1], p. 80, 1996年3月.

FPGAの応用

Architectures on Field Programmable Gate Array

• 天野 英晴. FPGAとそのインパクト. bit, pp. 11--21, 1995年10月.
• Xiao-Ping Ling and Hideharu Amano. WASMII: An MPLD with Data-Driven Control on a Virtual Hardware. The Journal of Supercomputing, Vol. 9, No. 3, pp. 253--276, Jun. 1995.
• 天野 英晴, 西村 克信. 計算機入門教育におけるパルテノンの利用. 第7回パルテノン研究会, pp. 73--81, 1995年11月.
• 西村 克信, 工藤 知宏, 天野 英晴. 教育用16ビットマイクロプロセッサPICO-16. 第3回FPGA/PLD Design Conference \& Exhibit 応用技術論文集, pp. 589--595, 1995年7月.

ニューラルネットワーク

Neural Networks

• Kyotaro Suzuki, Hideharu Amano, and Yoshiyasu Takefuji. Neural network parallel computing for multi-layer channel routing problems. Neurocomputing, No. 8, pp. 141--156, Aug. 1995.