論文

3 次元積層 SiP を用いたマルチコアシステムのための サイクルアキュレートシミュレータ CubeSim の開発*

小島 拓也^{†a)} 池添 赳治[†] 天野 英晴[†]

CubeSim: A Cycle Accurate Simulator for Multicore System with 3D SiP*

Takuya KOJIMA^{†a)}, Takeharu IKEZOE[†], and Hideharu AMANO[†]

あらまし 近年、IoT デバイスや組み込み機器で要求される機能,性能,インターフェースが多様化してい る. これを、単一の SoC (System On a Chip) で解決するのはコストの観点から現実的ではない.そこで、複数の LSI チップを 3 次元積層技術で組み合わせる SiP (System In a Package) が注目されている.特に,TCI (Thru-Chip Interface) と呼ばれるチップ間無線通信技術による積層システムは用途に応じて多様なシステムを構築できる.こ のようなシステムの評価を行う場合ハードウェア記述言語を用いた RTL シミュレーションでは所要時間が長く、 積層されるアクセラレータやシステム全体の設計を最適化するのが困難であった.また、時間のかかる RTL シ ミュレーションではアプリケーション開発におけるデバッグが非効率化してしまう.そこで、本研究では積層シ ステム向けのサイクルアキュレートシミュレータ CubeSim を開発した.プロセッサのキャッシュサイズなどを パラメータ化したことによって、システムの設計探索を可能にした.CubeSim は積層アクセラレータ用の抽象ク ラスを提供し、動作をシミュレートする最低限のコードで、システムの評価を行うことができる.評価の結果、 CubeSim は商用の RTL シミュレータと比較して最大で 234 倍高速にシミュレーションを行うことが可能となっ た.更に、実チップ化されている 2 種類のアクセラレータを CubeSim に組み込み、システム全体の評価及び設計 探索を行った.システム構成の変更により最大で約 38% のエネルギー削減が期待できると明らかにした.

キーワード 3次元積層 LSI, SiP, TCI, サイクルアキュレートシミュレータ

1. まえがき

近年,組み込み機器や IoT デバイスで要求される性 能や機能が多様化している.したがって,用途ごとに 単一の SoC (System On a Chip)を設計,製造するのは NRE (Non-Recurring Engineering) コストの高さゆえ現 実的な手段ではない.そこで,プロセッサコアやメモ リ, IO インターフェースなどのモジュール化された比 較的小さな LSI チップを製造し,それらを組み合わせ た SiP (System In a Package) によるソリューションが 注目されている.用途に応じて利用するモジュールを 選択すれば良いため,短期間でシステムの設計ができ る.機能モジュールの製造面ではチップのダイサイズ が小さくなることにより,チップダイ単体の歩留まり 向上が期待できる.

SiP 技術は大きく分けて、シリコンインターポーザ も用いた 2.5 次元実装と、複数枚のチップを垂直方向 へ積層した3次元実装が存在する.いずれの技術も TSV (Through Silicon Via) などのチップ間通信技術が 用いられる. 2.5 次元実装では複数のダイを平面状に 配置するためスケーラビリティに限界があるが、3次 元実装ではチップ同士はより高密度に接続され高い転 送バンド幅を得る.3次元実装ではシステムを小さな パッケージへ高密度に集積できるため、配線長の削減 などによる高性能化も得られる.しかし、TSV は特 殊な製造工程を必要とし、チップ単体の製造コストや デザインルールが増加してしまう. そのため, このよ うなコスト増加に見合うキラーアプリケーションは限 定的であり、市場では3次元積層技術はHMC [1] や HBM [2] などのメモリチップに限られていた [3]. し かし、近年は TSV 製造技術やパッケージング技術の

^{*} 慶應義塾大学大学院理工学研究科, 横浜市 Graduate School of Science and Technology, Keio University, Hiyoshi 3–14–1, Kohoku-ku, Yokohama-shi, 223–8522 Japan a) E-mail: wasmii@am.ics.keio.ac.jp

 ^{*}本論文は、システム開発論文である。
DOI:10.14923/transinfj.2020PDP0046

向上により SoIC [4] や Foveros [5] などロジックチッ プ同士の積層も利用可能になりつつある.

対して、3次元積層のための技術としてチップ間無 線通信用インターフェース TCI (Thru-Chip Interface) が提案されている[6]. TCI ではコイルの磁束変化を 用いて通信を行うため、TSV のような物理的接続が不 要であり、通信用のコイルは CMOS プロセスの配線 層を用いるため設計に特殊な EDA のサポートや、専 用の製造プロセスを必要としない. TCI を利用したシ ステムのプロトタイプとして汎用のプロセッサやアク セラレータを積層した Cube-1 [7] や Cube-2 [8] が報 告されている.

しかしながら、TCI を用いて複数のチップを積層す るヘテロジニアスなマルチコアシステムを設計し、利 用する場合に次のような課題が存在する:(1)シミュ レーション、デバッグ環境が乏しい、(2)システム全 体の設計探索が困難である(3)アクセラレータの新規 開発のための予備評価ができない。現在、アプリケー ションの動作検証には設計資産の RTL を用いたシミュ レーションを行う. したがって, 実用的で複雑なアプ リケーションを想定した場合、シミュレーションにか かる時間とデバッグの困難さが問題となる.また、設 計済みの RTL を用いたシミュレーションを利用する 場合、メモリアクセス性能や CPU のキャッシュサイ ズ、アクセラレータのロジック規模などのアーキテク チャレベルのパラメータを変更して設計探索を行うの が困難となる.更に、本論文が想定する積層システム に異なるアプリケーション領域のためのアクセラレー タを新規開発する場合、ハードウェア記述言語で一か ら設計しなければシステム全体の評価を行うことがで きない. 評価の結果, 高速化, 高効率化が期待できな いとわかれば、仕様を検討し直し設計し直さなくては ならない

本研究ではこれらの問題を解決するために、下記の 特徴をもつ TCI を用いた 3 次元システム向けのサイク ルアキュレートシミュレータ CubeSim を開発する.

- サイクルアキュレートな高速シミュレーション
- GDB による効率的なデバッグ環境の提供
- キャッシュやバス構成のパラメータ化

• 積層アクセラレータ用の抽象クラスの提供

本論文の構成は以下のとおりである. 2. では既存の シミュレータを紹介し、本研究で開発したシミュレー タ CubeSim の独自性に関して言及する.次に、3. に おいて CubeSim が対象とする 3 次元積層システムの 概要を説明する.4.では、開発した CubeSim の実装
方法を述べる.そして、5.では CubeSim の評価、及び
CubeSim を用いた設計探索の利用例を示す.最後に、
6.で本論文の結論を述べる.

2. 関連研究

プロセッサシミュレータはシステムの設計者にとっ て必須のツールであり、これまでに多数のシミュレー タが提案されている.これらのシミュレータはサポー トされる ISA、シミュレーションの精度などで分類で きる.x86 は汎用の PC やサーバなどで広く利用され るため、そのシミュレータの数も多い[9].しかし、本 研究が想定する組み込み機器などのデバイスにおいて は積層されるプロセッサに x86 のような複雑で大規模 な ISA を採用する可能性は低い.よって、本章では本 研究が想定する MIPS をサポートするシミュレータに 焦点を当てる.

gem5 [10] や QEMU [11] などのシミュレータは MIPS を含む多くの ISA をサポートするマルチター ゲットのシミュレータであるが, 拡張性の高さ故に ソースコード量は膨大であり, 拡張のための人的コス トが高い. 本研究で開発した CubeSim は, アクセラ レータの設計者が容易にアイディアを形にできること を目指している. よって, ソースコードの簡潔さを意 識した MIPS のシングルターゲットシミュレータとし ている.

また、シミュレータは機能レベルでのシミュレー ションが可能ないわゆるエミュレータと、タイミング レベルの精度でシミュレーションを行うもの、または その両方が可能なシミュレータに大別される。前者は ソフトウェアの動作検証などに用いることができ、一 般に高速に動作するが詳細な実行時間の見積もりはで きない. MIPS 向けとしては SPIM [12] がこれに分類 される。gem5 はサイクルアキュレートなシミュレー タであるが、前者に該当する CPU モデルも含まれる. SIMICS [13] も同様に高速にエミュレーションを行う モードと、正確にタイミングシミュレーションを行う モードの両方を備える.

CubeSim は **4.1** で説明するように VMIPS [14] を拡 張して開発している. VMIPS も元々は前者に分類され るエミュレータであるが,可読性が高く,メモリマップ ト I/O デバイスなどの追加,拡張が容易なモジュール ベースの設計となっている.**3.** で説明するように積層 されるアクセラレータチップはメモリ空間にマップさ れるため、VMIPS は CubeSim を開発するにあたり都 合の良いものである。本研究ではこれを 4. で説明する 改良によって、サイクルアキュレートなシミュレータ へ拡張している。したがって、CubeSim は軽量さを維 持しつつ gem5 と同じく任意のアクセラレータを追加 可能なシミュレータを目指しており. Multi2Sim [15] における GPU のような特定のアクセラレータをのみを サポートするものではない. また, CubeSim が対象と するシステムは 3.2 で説明するように積層チップ同士 がパケット方式の通信を行う. したがって、CubeSim は対象システムで利用される通信プロトコルの相互接 続ネットワークもシミュレーションする. gem5 にも Garnet [16] と呼ばれるオンチップネットワークモデ ルが備わっており、CubeSim と同様にクレジットベー スの通信をシミュレーションする. しかし. Garnet は オンチップネットワークを念頭に置いており、転送先 ルータのバッファ状態を専用のクレジットリンクで通 知するモデルであるのに対し、CubeSim ではデータと クレジット情報が一つの TCI で共有されるチップ間 ネットワークを想定している点が異なる.

3. シミュレーション対象のシステム

本論文が提案する CubeSim はビルディング型計算 システムと呼ばれる複数の LSI チップが TCI によっ て相互接続されたシステムをシミュレーションの対 象とする. TSV (Through-Silicon-Via) のような物理的 接続を必要としないため、チップ製造後に用途に応じ て複数のチップを選択し、柔軟に組み合わせることが できるシステムである. 既に Cube-1 [7] と Cube-2 [8] がプロトタイプとして開発され、評価及び動作検証 が行われている. Cube-1 は MIPS R3000 互換の汎用 CPU Geyser [17] と低消費電力 CGRA (Coarse-Grained Reconfigurable Architecture) O CMA (Cool Mega Array) [18] を 3 次元的に積層したシステムとして報告さ れた. Cube-2 では TCI による通信機構を IP 化し [19], CMA 以外に CNN (Convolutional Neural Network) ア クセラレータ SNACC [20] と Non-SOL データベース アクセラレータ KVS [21] が利用可能なアクセラレー タとして追加された.

3.1 TCI によるチップ間通信

誘導結合を利用した通信を行うために, TCI ではメ タル層に正方形のコイルを形成する.一つのコイルは 送信用または受信用として利用される.送信及び受信 チャネルを形成するために,各チャネルは同期用ク



ロックとデータ用の二つのコイルをもつ. Cube-1 で は積層チップ間で単方向リングネットワークを形成し ていたが, Cube-2 では図1に示すように,上方向送 信チャネル(Tx),受信チャネル(Rx)及び下方向Tx, Rxの計4チャネルを用いたエスカレータネットワー ク[22]を形成する.つまり,エスカレータネットワー クを形成するのに1チップあたり計8個のコイルが必 要となる.

3.2 ルータによるフロー制御

TCI-IP には SERDES 及び 2.5GHz の内部発振回路 が含まれ、最大 50MHz で動作する 35bit 幅のチップ 間データ転送チャネルとして設計されている. エスカ レータネットワークでは図2に示す 35bitを1フリッ トとする可変長パケットが TCI-IP を経由して他のチッ プへ転送される. データの読み出し及び書き込みには シングル転送モード (1word/4Byte 転送) とブロック転 送モード (16word/64Byte 転送) が用意されている.シ ングル転送モードでは HEAD フリット +TAIL フリッ トの2フリットで一つのパケットを構成し、ブロッ ク転送モードでは HEAD フリット +15 個の DATA フ リット +TAIL フリットの計 17 フリットで一つのパ ケットを構成する. TCI-IP を搭載したチップは図1に 示すように三つの入力チャネル (IC) と三つの出力チャ ネル (OC) をもつルータが備わっている. 三つのチャ ネルはそれぞれチップ内のコア及び上層チップ、下層



図3 ルータの入出力チャネル



チップとのデータ転送に利用される. 各チップには最 上層のチップから順に ID が振られ, ルータはヘッダ フリットに含まれる宛先 ID (Dest.) を元に経路を決定 する. 現在の設計ではヘッダフリットのチップ ID 用 フィールドは 2bit であり, 最大4枚のチップを積層可 能である.

図3にルータの入出力チャネルの概要を示す. 一 つの入出力チャネルは物理的には一つのリンクである が,仮想的に八つのチャネル(VC0~VC7)に分割され ている.入力チャネルには各仮想チャネルごとにバッ ファが存在し,経路が決定したパケットのうちもっと も高い優先度をもつ仮想チャネルが出力チャネルに データを転送する.現在の設計では VC0 がもっとも高 い優先度をもち,VC0 から VC7 の順に優先度が低く なる.

TCI は無線接続であるため、転送先の入力チャネル バッファに空きがあるかどうかをピギーバックによっ て確認している.図4にはある上層チップからすぐ下 の下層チップへデータを転送し、ACK を受け取る様 子が示されている.実線で表される流れが転送データ で、破線で表される流れがピギーバックのための ACK である.ピギーバックには図2に示した STAT0 また は STAT1 フリットを用いている.この例では、上層 の出力チャネルがパケットを送信すると、そのフリッ ト数だけカウンタを増やす.下層の入力チャネルは届 いたパケットをバッファし、次の転送先へデータの転 送が完了すると、出力チャネルに ACK の送信を行う



図5 Geyser の構成

よう指示を出す. 例えば, このデータ転送に VC0 を 利用していたとすると出力チャネルは STAT0 フリッ トの ACK0 フィールドに転送したフリット数をセット し, 上層へ送り返す. 上層の出力チャネルは STAT0 フ リットが届くと, フィールドにセットされた数の分だ けカウンタをディクリメントする. したがって, 出力 チャネルはカウンタの値によって転送先入力チャネル に空きがないと判断すると, ready 信号を下げる. た だし, チップ内のローカルコアヘデータを転送する場 合は信号線によるハンドシェイクが可能であるためこ れは不要である.

3.3 ホストプロセッサ Geyser

本研究では Cube-1 及び Cube-2 と同様にホスト CPU である Geyser を利用するシステムを想定する. Geyser は MIPS R3000 命令セットとの互換がある CPU であ り,図5 に示す典型的な5 段パイプラインのコアと 各々4KB の2-way セットアソシアティブな命令キャッ シュとデータキャッシュ,システム制御用コプロセッ サ CPO,乗除算ユニットなどから構成される. CPO や TLB によって仮想メモリのサポートや例外処理な どを行うことが可能で,Linux OS や組込向け OS の TOPPERS などの移植が報告されている [24]. MIPS R3000 のコアは DMAC やルータとともに内部バスで 結ばれている. MIPS R3000 の命令セットに加えて, Geyser には MIPS32 互換のキャッシュ命令を備えてお り、明示的にキャッシュを操作することができる.

MIPS R3000 は 32bit の仮想アドレス空間を 2GB の kuseg, 0.5GB の kseg0 と kseg1, 1GB の kseg2 の四 つのセグメントに分割する. このうち, ルータ及び積 層されたチップは kseg0 及び kseg1 の一部にマップさ れている. それぞれのセグメントで積層チップ用に 16MB の領域が確保されており, CPU コアがこれら の領域へ読み出し要求や書き込み要求を出すと, それ がルータインタフェースへ伝わり、パケットに変換さ れる. ルータインタフェースは 16MB 内のオフセッ ト (24bit) のうち上位 2bit で, 宛先のチップ ID を決 定する. 読み出し要求の場合. ルータインタフェース に読み出しデータが到着するまで CPU コアはストー ルする、一方で、書き込み要求の場合はパケットが送 信され次第ストールが解消する. kseg0, kseg1 とも に TLB を用いたアドレス変換が無効の領域となって おり、カーネルモードでのみアクセス可能な領域と なっている. kseg0 へのアクセスはキャッシュが利用 されるのに対し、kseg1 へはそのままアクセスされる. Cube システムでは kseg0 のアドレスで積層チップに アクセスするとキャッシュミスが発生し、ルータはブ ロック転送モード(17フリット)でデータをフェッチす る.したがって、キャッシュブロックサイズはブロッ ク転送モードのパケットデータサイズと同じ 64 Byte となっている.一方, kseg1のアドレスで積層チップ にアクセスするとそのままシングル転送モードでデー タが読み書きされ、キャッシュされない.

サイクルアキュレートシミュレータ CubeSim の設計と実装

4.1 設計方針

あるシステムでアプリケーションの実行時間を見積 もるためだけに RTL シミュレーションを行うのは過 剰であり、また、システムの規模が大きくなるにつれ て所要時間も大きくなる.更に、キャッシュやバス幅 などのシステム構成をパラメータ化して、設計探索を 行うのは容易ではない.アプリケーション自体のデ バッグ環境が乏しいという問題もある.そこで、本研 究では 3.2 で説明したパケット交換方式を用いた 3 次 元積層システムのサイクルアキュレートシミュレータ CubeSim を開発し、評価を行う.

2. で述べたとおり, CubeSim はオープンソースの MIPS R3000 シミュレータ VMIPS [14] をベースにし ている. C++ 言語で記述されており,必要に応じてメ モリマップトデバイスの追加や,ハードウェア割り込 みなどが容易にカスタム可能である.また,GDB に よるリモートデバッグをサポートする. VMIPS では 命令セット実行パートにおけるサイクル数に関しては 遅延スロットも含め正確にエミュレートされている ものの,メモリアクセスは理想化されており,全てが 1 サイクルで完了する想定となっている.そのため, キャッシュのシミュレーションは事実上存在しない. また,正しくパイプラインをシミュレーションしてい るわけではないため,各種パイプラインハザードが考 慮されていない.そこで,本研究では VMIPS をベー スに下記の拡張を行う.

- 5段パイプラインの正確なシミュレーション
- キャッシュ命令のサポート
- メモリアクセスレイテンシのパラメータ化
- n-way セットアソシアティブキャッシュ
- バスアービタ及び DMAC の追加
- ルータ及び周辺回路の追加
- 積層アクセラレータ用の抽象クラス
- 積層アクセラータ用のデバッガ
- 4.2 パイプラインシミュレーション

VMIPS ではキャッシュミスなどによるストールが 起きない想定となっている。一方で、Cube システムの ような積層システムでは全体の処理に対してデータ転 送にかかる時間が小さくない. したがって、CPU コア のストールを正しくシミュレーションする必要がある. ストールの発生要因はステージごとに異なるため、固 定のレイテンシであると想定するのは適切ではない. 表1にGeyserにおけるストール発生要因と発生するス テージを示す. MIPS R3000 では遅延分岐を採用して いるため制御ハザードは起きない. Geyser ではデータ ハザードの多くはフォワーディングにより解決してい る. しかし, 分岐評価は ID ステージで行われるため, 二つ先の MEM ステージから供給されるロード結果を 分岐評価に利用する場合、1 サイクルストールする. また、動作周波数の低下を防ぐために、乗算と除算、 またコプロセッサ命令は各々3サイクル,9サイクル, 5 サイクルのマルチサイクル実行となっており、構造 ハザードによるストールが発生し得る. キャッシュミ スを含むメモリアクセスに起因するストールは読み出 しの場合はデータが届き次第、または書き込みの場合 データを送信し次第解消するため. 固定のサイクル数 ではない、特に、ルータ経由で積層チップへアクセス する場合、トラヒックの混雑状況にも依存する.

表1 Geyser におけるストール発生要因

ステージ	要因	ストールサイクル
IF ステージ	メモリアクセス (命令)	不定
ID ステージ	データハザード	1 サイクル
	構造ハザード (CP0)	最大 5 サイクル
EX ステージ	構造ハザード (積算器)	最大 3 サイクル
	構造ハザード (乗算器)	最大9サイクル
MEM ステージ	メモリアクセス (データ)	不定

CubeSim は C++ 言語で記述されたプログラムとし て実行されるため、当然シーケンシャルに実行される、 そのため、パイプラインステージを上から順に実行す ると、後方のステージで発生したストールに対処でき ない場合がある、そこで、CubeSim では各ステージを ハードウェアの状態を変更しないパートと変更する パートに分離し、前者でストール発生の有無を確認す る. 全てのステージでストールが発生しない場合、後 者のパートを実行する.また.例外の取り扱いに関し ても同様の問題が発生する。例えば、前方のステージ で発生した例外 (e.g., アドレスエラー例外や予約命令 例外)を発生した直後にハンドルしてしまうと、本来 実行されるはずであった先行するステージが実行され なくなってしまう. または、先行するステージがその すぐ後に例外を起こす場合、それを先に処理しなくて ならない. そこで、CubeSim では発生した例外はいっ たんペンディングされ、MEM ステージのメモリスト アまたは、WB ステージのレジスタ書き込みが行われ る前にペンディングされた例外がハンドルされる.こ のように, CubeSim では Geyser における各パイプラ インステージの動作を正確にシミュレーションするこ とができ, 5.1 で評価するようにこのパイプライン部 における実行サイクル数は実際の RTL 設計と完全に 一致する.

4.3 キャッシュ命令のサポート

MIPS R3000 には明示的にキャッシュを操作する命 令は備わっていないが、Geyser には MIPS32 命令セッ トなど後継の命令セットに含まれる cache 命令をサ ポートしている.前述のとおり積層チップ間はワイヤ レスに接続され、パケット通信によりデータ転送を行 うため、スヌープキャッシュプロトコルなどを用いて キャッシュコヒーレンシを保つのが難しい.アクセラ レータチップがマップされるアドレス空間において当 該アクセラレータがデータを書き換える可能性がある 場合、プロセッサ側でキャッシュブロックを強制的に invalidate するような機能は重要である.したがって、 CubeSim においても cache 命令をシミュレートできる よう拡張を行っている.

4.4 アーキテクチャのパラメータ化

前述のとおり、CubeSim ではメモリアクセスをより 実システムに近い形でシミュレートできる。一般に、 メモリアクセス要求を出してからデータを受け取るま でに複数サイクルを必要とする場合が多い。CubeSim ではこの所要サイクル数をパラメータ化し、様々な設 計に対応できるようになっている.また,外部のメイ ンメモリを想定する場合,そこでも更なる遅延時間が 発生し得る. CubeSim ではメモリ空間にマップされ るデバイスごとに異なる遅延時間を設定できるよう になっている.ただし,本遅延モデルではアクセスパ ターンによらず固定されたサイクル数のレイテンシと なる.したがって,シミュレーション対象のシステム がアクセスパターンによって異なるレイテンシをとる 設計の場合,シミュレーション結果に誤差が生じる. この影響に関しては 5.1 で議論する.

現在の Geyser の設計では命令キャッシュ, データ キャッシュともに 64B キャッシュラインを 64 ブロッ ク×2way 計 8KB の容量をもつ. しかし, CubeSim で はこれらの構成は全てパラメータ化されており, 対象 システムに最適なキャッシュ構成を探索することが 可能である. 同様に内部バスのデータ幅もパラメータ 化されており, 例えばキャッシュがメインメモリから データをフェッチする際に1サイクルに複数ワードの データを受け取ることが可能な構成をシミュレーショ ンすることができる.

4.5 バスアービタと **DMAC**

VMIPS では内部バスにつながるデバイスは MIPS R3000 コアのみであり、そのほかのバスマスタを想定 していない、そこで、バスアービタを追加し、内部バ スにつながるモジュールは排他的にバスを利用するよ うにシミュレートされる、例えば、本研究で想定する Geyser では MIPS R3000 コアと DMAC がバスマスタ となり、排他的にバスを利用する、バスマスタの数に 制限はなく、所定の抽象クラスを継承したデバイスイ ンスタンスをバスマスタとしてバスに接続するだけで、 シミュレーションが可能になる.

4.6 ルータ及び積層されるチップ

CubeSim には 3.2 で述べたチップ間のデータ転送を 行うルータや Geyser におけるルータインターフェース も含まれる. ルータの内部はパイプライン化されてお り, 次のルータへデータが転送されるには最短でも 4 サイクル所要する. ルータによるデータ転送はこのよ うなパイプライン処理や, 仮想チャネルなども含め正 確にシミュレートされる. また, 仮想チャネルのバッ ファサイズもパラメータ化されており, バッファサイ ズ変更の影響を評価することができる.

積層されるアクセラレータコアを容易に追加できる ように、ルータとのインターフェースが実装済みの抽 象クラスを提供する.したがって、システム設計者は



図6 GDB によるデバッグ環境

このクラスを継承し,アクセラレータコアの動作部を 記述しオンチップメモリなどの構成などを指定するだ けで,新たなアクセラレータをプロセッサと積層して シミュレーションすることが可能となる.

4.7 積層アクセラータ用のデバッガ

VMIPS では標準的に利用されているデバッガ GDB が利用できる. CubeSim においてもこれを利用できる ように、上述の拡張を行っている、図6に示すように、 CubeSim をデバッグモードで起動すると GDB サーバ が合わせて起動し、GDB はこのサーバヘリモートター ゲットとして接続する. MIPS 用 GDB ではメモリの 内容やレジスタファイル、プログラムカウンタの値を 読み書きでき、ブレークポイントの設定も可能である. CubeSim ではデバッグモード時に図6に示すデバッ グ用の専用モジュールを Geyser のメモリ空間にマッ プし、仮想的に内部バスへ接続する、これによって、 GDB から通常のメモリアクセスとしてアクセラレータ 内部の状態を確認することができる.ただし、アクセ ラレータ側は所定のメンバ関数をオーバーライドする ことによって所望のモジュールのデータを読み書きで きるようにしておく必要がある.また、アクセラレー タの状態に応じてシミュレーションを停止させる機能 をハードウェアブレークポイントとして実装すること ができる.

4.8 ソースコードの変更量

ここまで説明した改良を実現するにあたり、VMIPS の主要ファイルへの変更と、幾つかのファイルを追加 した.変更したコード量(削除した行と追加した行の 合計)を表2にまとめる.ただし、クラス定義などの ヘッダファイルは除き、実装部の変更のみを示した. cache.cc以下は今回新たに追加したファイルである. パイプライン化やメモリアクセスなどによるストー ルのエミュレーションをするように改良したため、特 に cpu.cc で大幅な変更を行っている.加えて、メモリ アクセスのレイテンシを再現するために、バスにあた

表2 シミュレータの主要ファイルのコード変更量

ファイル名	内容	変更行数 (割合 %)
vmips.cc	TOP モジュール	322 (36%)
cpu.cc	CPUコア	3508 (135%)
cpzero.cc	CP0	28 (5%)
mapper.cc	内部バス	472 (80%)
debug.cc	GDB サーバ	79 (10%)
cache.cc	キャッシュ	547
busarbiter.cc	バスアービタ	30
router.cc	ルータ	688
routerinterface.cc	インターフェース	486
accelerator.cc	アクセラレータ 抽象クラス	364

る mapper.cc も大きく変更されている.新規に追加し たファイルはいずれも 1000 行を超えるような大きな ファイルではなく、十分な軽量さ、可読性を維持して いる.

5.評価

5.1 シミュレーションの精度と速度

本節では初めに本研究で開発した CubeSim が同等の RTL シミュレーション.及び広く利用されるサイクル アキュレートシミュレータ gem5 [10] と比べてどの程 度の高速化を達成するかを評価する. RTL シミュレー ションでは Verilog HDL で記述された Geyser の設計 に対して Cadence 社 NC-Verilog (INCISIVE 15.20.020) を利用する. gem5 を用いたシミュレーションでは CPU モデルにインオーダー実行の TimingSimpleCPU, メモリモデルに SimpleMemory を SE (System call Emulation) モードで利用する. CubeSim のコンパイルに は GCC 4.8.5 を用いるが、Clang での動作も確認され ている. CubeSim, gem5 でのシミュレーションにお いてキャッシュの構成は 3.3 で述べた Geyser の設計 と同一の構成とする.いずれのシミュレーションも Intel Core i5-4250U 1.30GHz, 8GB DDR3-SDRAM Ø マシン環境で測定を行う.gem5 との比較を行うため に、本節での評価に用いるアプリケーションは CPU 部のみで実行可能なものとする. また, Geyser 向け のライブラリ群はモデルの違いから gem5 で直接利用 できない、そのため、特定のライブラリを必要としな い CHStone [25] をベンチマークとして利用する. 各 種アプリケーションをシミュレーションしたサイクル 数及びシミュレーションに要した時間を表3にまとめ る. RTL シミュレーション及び CubeSim の実行結果 については MIPS コアが実行サイクル数のうち動作中 (busy) とストール中 (stall) であったサイクル数の内訳

App.	Geyser RTL シミュレーション		CubeSim		gem5			
	サイクル数	実行時間 (秒)	サイクル数	実行時間 (秒)	誤差	サイクル数	実行時間 (秒)	誤差
adpcm	157133		157495					
	busy: 95596	12.627	busy: 95596	0.356	0.230%	145819	0.639	7.18%
	stall: 61537		stall: 61899					
aes	56752		56239					
	busy: 36620	4.994	busy: 36620	0.196	0.903%	60541	0.57	6.74%
	stall: 20132		stall: 19619					
blowfish	947060		944498					
	busy: 748518	62.117	busy: 748518	0.431	0.271%	1082647	1.195	14.4%
	stall: 198542		stall: 195980					
gsm	31221		31303					
	busy: 17614	3.596	busy: 17614	0.051	0.263%	31522	0.543	0.960%
	stall: 13607		stall: 13689					
jpeg	4372209		4339199					
	busy: 2654450	235.649	busy: 2654450	1.804	0.755%	4139368	3.219	5.37%
	stall: 1717759		stall: 1684749					
mpeg2	24921		24827					
	busy: 11263	3.384	busy: 11263	0.065	0.377%	32356	0.558	30.0%
	stall: 13658		stall: 13564					
sha	756651		755738					
	busy: 674022	51.793	busy: 67402	0.392	0.121%	814455	1.089	7.65%
	stall: 82629		stall: 81716					

表3 各種シミュレーションとの精度と速度の比較

も示している.

今回評価に用いた Geyser の RTL 設計はメモリアク セスの際に、アクセス先モジュールやアクセス種(読み 出し、または、書き込み) によって MMU やバスでのレ イテンシが異なる設計となっている。一方、CubeSim では4.4 で述べたとおり一定のアクセス遅延でタイ ミングシミュレーションが行われる.したがって、シ ミュレーションされるサイクル数は完全には一致しな い. 現在利用可能な Geyser の RTL 設計は試作機向け のものであり、利用可能な I/O ピンが制限されている ことと、保守的な設計であることからメモリアクセス のレイテンシが大きい.これに最も近くなるように, CubeSim における内部バスや MMU におけるレイテン シは16サイクル、外部メモリにおけるレイテンシを 48 サイクル (ブロックリード時) に設定した. その結 果, 誤差は1%以下であり, MIPS コアのパイプライ ンが動作する実行時間は完全に一致している. RTL シ ミュレーションと比較して、最大で blowfish で約 144 倍. 最低でも aes で約 25 倍高速にシミュレーション が可能である.

gem5 のシミュレーションでは既存の CPU モデルを 利用しているためパイプラインのモデルが Geyser の 実設計及び CubeSim とは異なる.また、メモリモデル もやや異なるため最大で 30% 程度の誤差を含んでい る.しかし、この誤差を考慮しても CubeSim は gem5 と比較して十分高速にシミュレーションを行うことが できている.

5.2 積層システムのシミュレーション

次に、本シミュレータが提供するアクセラレータ 用の抽象クラスを用いて Cube-2 のファミリーチッ プである CGRA チップ CC-SOTB2 [26] 及び CNN ア クセラレータ SNACC [20] を CubeSim へ組み込む. CC-SOTB2 は CMA の 1 種であり主に画像処理用の アクセラレータとして開発され、演算処理ユニットで ある PE (Processing Element) が計 96 個アレーに配置 されている. タスクに応じて PE アレーの構成を変更 し, 効率的に計算を行う再構成可能デバイスの一種 である. CC-SOTB2 を積層したシステムの評価には MiBench [27] から抽出した静止画像の JPEG エンコー ドのプログラムを用いた.一方, SNACC は CNN ア クセラレータであり、チップ内に四つのコアをもつ. 畳み込み演算に特化した SIMD 演算器,重みデータ や入力データなどを保持するデータメモリをコアごと に独立してもっている. 評価には[8] でも用いられた AlexNet [28] の FC7 層を選び, 全てのコアを利用する ようにプログラムされている.

JPEG エンコードに関しては 1) Geyser 単体, 2) Geyser+CC-SOTB2, 3) Geyser+CC-SOTB2x2 の 3 種類の構成を検討する. AlexNet に関しては 1) Geyser 単体, 2) Geyser+SNACC の 2 種類の構成を検討する.

	構成	NC-Verilog	CubeSim
JPEG エンコード	Geyser 単体	27.024	0.115
	Geyser+CC-SOTB2	24.750	0.171
	Geyser+CC-SOTB2x2	29.231	0.174
AlextNet	Geyser 単体	4319.409	86.086
FC7 層	Geyser+SNACC	2908.185	40.954

表4 積層シミュレーション時間の比較(秒)

SNACC を複数チップ利用したシステムは後述する性 能評価の結果から,更なるアプリケーションの高速化 が期待できなかったため除外した.表4に CubeSim と NC-Verilog による RTL シミュレーションの所要時 間をまとめる.単体 CPU のシミュレーション結果と 同様に,サイクル数に若干の誤差を含むが、3枚のチッ プが積層された Geyser+CC-SOTB2x2 の構成でも誤差 は 0.6% ほどである.

積層チップを増やすと RTL シミュレーションでは 回路規模が増大するため,それに伴いシミュレーショ ン時間も増大すると考えられる. **5.1** における Geyser 単体でのシミュレーション結果では NC-Verilog は最 も遅い場合 (mpeg2) で1秒間に約7400 サイクルのシ ミュレーションを行っていた.対して,Geyser+CC-SOTB2x2 の構成では NC-Verilog は1秒間に約7800 サイクルのシミュレーションを行っている.したがっ て,特に NC-Verilog では回路規模よりも,実際に動作 するモジュールの割合が実行時間に大きく影響してい ると推測される.

一方で、CubeSim の場合は積層チップを増加させた 分だけサイクルあたりのシミュレーション時間は増え る. CubeSim 実行時間のプロファイルを行った結果、 特にルータ部のシミュレーションに時間がかかって おり、CC-SOTB2 と SNACC を用いた場合の両方で約 60%の時間を占める. 次いで CC-SOTB2 や SNACC 部のシミュレーションに 30% ほどの時間を消費し, CPU 部のシミュレーション時間は全体の 10% 以下と 非常に小さい. したがって、JPEG エンコードを用い た場合に Geyser 単体のシミュレーションで最大の 234 倍の高速化を達成しているものの, Geyser+CC-SOTB2 の構成のシミュレーションでは約144倍の高速化に とどまっている. また, Geyser 単体で AlexNet を動作 させた場合の高速化は50倍程度にとどまる.これは、 キャッシュミス率の違いが影響を与えている。JPEG エンコード実行時と比較して. AlexNet 実行時のキャッ シュミス率は10倍近く、その結果キャッシュの動作 をシミュレートするパートの実行頻度が増えたため CubeSim ではシミュレーションに時間がかかっている.

NC-Verilog が約 1GB のメモリ使用量なのに対し, CubeSim は約 10 分の 1 の 100MB 程度で実行可能で ある.よって, CubeSim はラップトップクラスの CPU を内蔵したホストマシンでも十分高速に積層システム のシミュレーションが可能である.

5.3 CubeSim を用いたシステムの設計探索

次に、前節と同じ二つのアプリケーションを対象と して様々なシステム構成を CubeSim でシミュレーショ ンし、性能とエネルギーの比較を行う.本評価では内 部バスや MMU におけるレイテンシは合わせて 8 サイ クルに設定している.また、外部メモリには DRAM を想定し、古典的な Activate-Read/Write-Precharge の コマンドシーケンスによりアクセスされるとみなす. よって、メモリヘアクセス要求が出されてから最初の データが読み出し、または書き込まれるまでのレイテ ンシは 3 サイクルに設定している.変更するシステム のパラメータは次のとおりである.下線太字の構成は 従来の設計を示す.

- キャッシュ
- way 数:ダイレクトマップ, 2way, 4way
- ブロックサイズ: **64Byte**, 128Byte
- 内部バス幅:4Byte, 8Byte, 16Byte

キャッシュヒット時間の増大を避けるために、キャッ シュのインデックスは一般に仮想アドレスのページ内 オフセットで定まるようにする。MIPS R3000 では 20 ビットのページ番号を用いるため、キャッシュのイン デックスには最大で12ビットが利用できる. 3.3 で 説明したように, Geyser は 4KB の 2way セットアソ シアティブの命令キャッシュとデータキャッシュをも ち, ブロックサイズは 64Byte である. つまり, way あ たりのブロック数は64であり、6ビットをブロックの インデックス、残りの6ビットをブロック内オフセッ トとして扱う. 128 Byte のブロックサイズを検討する 場合も同様に12ビットを超えないようにする.した がって、64Byteの場合と比較してブロック数は半分と なり、way 数が同じであれば全体のキャッシュ容量は 変わらない. また、ルータによるブロック転送時のフ リット数もキャッシュブロックのサイズと同一である とする. 3.2 で示したように、パケットは可変フリッ ト数で構成可能であるため、フリットフォーマットの 変更は不要であるが、最大パケット長が17フリットか ら33フリットへと約2倍になるため、各仮想チャネ ルバッファの深さを合わせて大きくする必要がある.

更に、内部のバス幅を従来の 4Byte (1 ワード) から 変更する場合, TCI による転送能力も考慮する必要が ある. 3.2 で説明したとおり,現在の TCI-IP では 1 クロックサイクルに 35bit のデータを転送する.した がって,従来の TCI リンクでは 4 倍のデータ幅に対応 するのは困難である.そこで,バス幅の拡張に合わせ て図 7 に示した TCI リンクを検討する.1レーンあた り 1 フリットのデータ転送を行い,図 7 (a) は従来の IP に実装されているものである.バス幅が 2 ワードの 場合は 2 レーン構成を利用し,バス幅が 4 ワードの場 合は 4 レーン構成を利用する.

5.3.1 性能評価

図8に各システム構成で対象のアプリケーションを 実行した場合の実行時間の比較を示す.アクセラレー タによるアプリケーション高速化の度合いを確認する ために,従来構成(2way, 4Byte バス, 64Byte ブロッ ク)の Geyser 単体で実行した場合の実行時間で正規化 している.ただし,AlextNet では SNACC を利用した 場合と Geyser 単体で実行時間の差が大きいため,二 つのグラフ(図8(b)と図8(c))に分けて示す.

JPEG のエンコードでは従来構成の Geyser 単体で実 行に 213,056 サイクルを要し, 50MHz の動作周波数 の場合実行時間は 4.26msec となる. Geyser 単体の場 合,ダイレクトマップキャッシュではキャッシュミス が大きく増加し,結果的に 2way の場合と比較して実



Gevser+CC-SOTB2x2

Gevser+CC-SOTB2

行時間が10%程度増加している.しかし,2wayから4wayへ増やした場合の効果は非常に小さいとわかる.

CC-SOTB2 をはじめとする CGRA はプログラム中 の計算負荷が高いループ部分をアクセラレーション の対象とする.一方で、分岐処理などを苦手とするた め、CC-SOTB2 で処理のできない部分は Geyser で実 行する必要がある.したがって, CC-SOTB2 に処理用 データを送る前の処理と結果を回収した後の処理も多 く存在する.これが理由で、Geyser 単体の場合と同様 に CC-SOTB2 を利用した場合でも Gevser 側のキャッ シュ構成が全体の実行時間に影響を与えている.今回 評価に利用した MiBench のコードは逐次処理向けに 記述されたものであり、2 枚の CC-SOTB2 で効率的に 処理できる部分は離散コサイン変換とそれに続く量子 化のパートに限られることがわかった、よって、積層 チップを増やしたことによるデータ転送が増加した影 響もあり劇的な性能向上は得られておらず、従来構成 の Geyser をホストにした場合、CC-SOTB2 を一枚利 用して 1.34 倍.2 枚利用して 1.54 倍の性能向上にと どまる. バス幅を4倍の16Byteにしても性能向上は それぞれ 1.64 倍, 1.84 倍である. しかし, CGRA の もつ演算処理性能を最大限に引き出すための専用プロ グラミングモデルによって更なる性能向上が期待でき る. これを解決するために現在. CGRA 向けのソフト ウェア開発環境の検討[29]が行われている.

AlexNet の FC7 層は入力数,出力数ともに 4096 の全 結合層であり,従来構成の Geyser 単体では 230,063,425 サイクルを要し,50MHz の動作周波数の場合実行時 間は 4.60sec となる.Geyser 単体ではダイレクトマッ プにした場合の性能悪化が著しい.64Byte のキャッ シュブロックでは約5倍の実行時間となり,128Byte のキャッシュブロックでは更にキャッシュミス率が増 えるため約7倍の実行時間となっている.

一方で, SNACC を利用した場合の実行時間はキャッ シュの way 数に影響を受けていない.これは, CC-



図8 各システム構成における実行時間の比較



図9 各システム構成における消費エネルギー (JPEG エンコード)

SOTB2 の場合と異なりほとんどの処理を SNACC 側 で実行可能で、Gevser はデータの転送や SNACC のコ アでの計算開始などの制御を行うだけだからである. SNACC のメモリはダブルバッファ構成となっており. コアで計算を行っている間に次のデータを転送するこ とが可能である データ転送のほぼ全てが全結合層の 重みデータであり、これに全体の実行時間の90%以 上を要する. したがって、SNACC を2枚に増やして も、データ転送の時間が2倍になるだけで速度向上を 望むことができない. しかし、SNACC1枚でも十分な 性能向上が得られており、従来構成の Gevser でも約 5.5 倍の性能向上が得られている。前述のとおりデー タ転送が支配的であり、キャッシュミスの影響が小さ いためキャッシュブロックとバス幅の増加が更なる性 能向上に貢献している。キャッシュブロックを大きく するとバスやメモリのアクセスレイテンシの影響が小 さくなるためである. 128Byte のキャッシュブロック で, 16Byte のバス幅にすることで性能向上は約 11 倍 となる.

5.3.2 エネルギー評価

次に,各システム構成の消費エネルギーを評価する. エネルギーは以下のモデルを用いて推定する.

$E_{total} = E_{cpu}$	$+ E_{accelerator}$	(1))
-----------------------	---------------------	-----	---

 $E_{cpu} = E_{core} + E_{cache} + E_{TCI} \tag{2}$

$$E_{core} = P_{core} \times T_{exec} \tag{3}$$

$$E_{cache} = \alpha P_{cache,idle} \times T_{exec} \tag{4}$$

$$+ E_{cache,access} \times C_{access}$$

$$E_{TCI} = P_{TCI,idle} \times N_{lane} \times T_{exec}$$
(5)
+ $E_{flit} \times C_{flit}$

システム全体のエネルギー E_{total} はプロセッサ のエネルギー E_{cpu} とアクセラレータのエネルギー $E_{accelerator}$ の和である. E_{cpu} は大きくコア (E_{core}), キャッシュ (E_{cache}), TCI (E_{TCI}) のエネルギーに分 けられる、ルータのエネルギーは十分小さかったた め、コアのエネルギーにまとめている. P_{core} はコ アで消費される電力で、本評価では常に一定とする. Pcache.idle, PTCI.idle はキャッシュ及び TCI で定常 的に消費される電力であり、クロックツリーでのダ イナミック電力やスタティック電力を含む.ただし、 Pcache.idle は従来の Geyser の設計におけるものであ るため、キャッシュ構成の違いによるオーバーヘッ ドαによってスケールされる. このオーバーヘッド は CACTI 7 [30] を用いて各キャッシュ構成の電力を シミュレーションし、従来構成と比較して何倍の電力 消費となるかを評価することで得られる. PTCL idle は TCI リンクーつあたりの電力であるため、リンク数 N_{lane}の分だけ加算する. Texec は CubeSim によって シミュレーションされた全体の実行時間である.更に、 キャッシュの1ワードにアクセスするのに消費するエ ネルギー Ecache.access とアクセス数 Caccess の積, TCIで1フリット送受信するのにかかるエネルギー *E*_{flit}と転送フリット数 *C*_{flit}の積を加える.本評価で はアクセラレータ自体の設計は固定であるため、TCI のレーン数変更の影響を除き Eaccelerator は電力と動 作時間の積でも算出される.

各モジュールの電力やエネルギーは試作チップの電 力測定の結果 [8], [31], [32] を用いる.ただし,Geyser の各モジュールの電力内訳は Synopsys 社 IC Compiler の電力レポートを元に決定する. *P_{TCI}, idle* 及び *E_{flit}* は [33] で報告されている SPICE シミュレーションによ る値を利用する.JPEG エンコードの消費エネルギー を図 9 に AlexNet FC7 層の消費エネルギーを図 10 に 示す.

CC-SOTB2 を利用する構成の評価結果 (図 9(b) と 図 9(c)) における破線は従来構成の Geyser 単体での 消費エネルギーである. **CC-SOTB2** を利用した場合



図10 各システム構成における消費エネルギー (AlexNet FC7)

の高速化は従来構成では 1.3 倍程度あったため, 追 加チップの CC-SOTB2 や TCI の電力も加わり削減さ れるエネルギーは 10% 程度となる.また,バス幅や キャッシュ way 数を増やしたほとんどの構成は従来構 成の Geyser よりもエネルギーが悪化している.結果 的に, CC-SOTB2 を用いる場合は,利用枚数にかかわ らず 2way 構成,4Byte バスのままキャッシュサイズ を 128Byte にするのが最善であるものの,構成変更に よるエネルギーの削減効果は 5% 程度である.

AlexNet を Geyser 単体で実行する場合は性能評価 で確認したようにダイレクトマップでは著しく実行 時間が増加し,消費エネルギーが大幅に増加してい る.対して,SNACC を用いる場合はキャッシュの影 響が小さいため,最も電力が小さいダイレクトマップ キャッシュがどの構成においても最も少ない消費エネ ルギーとなっている.前述のとおりデータ転送が支配 的であったことから,SNACC を用いる場合は 8Byte のバス幅で 128Byte のキャッシュブロックのダイレ クトマップキャッシュにした場合が最も消費エネル ギーが小さく,従来構成の Geyser 単体と比較して約 87% のエネルギー削減が得られる.また,従来構成の Geyser+SNACC と比較しても約 38% のエネルギー削 減が得られる.しかし,2way のキャッシュにしても約 84% のエネルギー削減を得ることができ, OS をはじ めとする SNACC 制御以外の処理も動作させることを 考慮するとこちらの構成の方が妥当であると言える.

6. む す び

本研究では誘導結合 TCI を用いた 3 次元積層システ ム向けのサイクルアキュレートシミュレータ CubeSim を開発した. CubeSim を用いてホストプロセッサの Geyser と CC-SOTB2 を組み合わせたシステムで JPEG エンコードを, SNACC を組み合わせたシステムで JPEG エンコードを, SNACC を組み合わせたシステムで AlexNet の FC7 層を処理した場合の実行時間の見積 もりを行った. 評価の結果, CubeSim は RTL シミュ レーションと比べ最大で約 234 倍の高速化を達成し た. CubeSim ではバス幅やキャッシュの構成がパラ メータ化されており,システムの構成変更が実行時間 に与える影響を定量的に評価することができるように なった. 更に, この評価結果を用いて様々なシステム 構成のエネルギー評価を行い, 開発した CubeSim を システムの設計探索に利用できることを示した.

謝辞 本研究は、JSPS 科研費(B) ビルディングブ ロック型計算システムにおけるチップブリッジを用い た積層方式(18H03125), JSPS 科研費3次元積層技術を 応用した粗粒度再構成可能デバイスの研究(19J21493), 及び,科学技術振興機構戦略的研究推進事業(JST), CREST, JPMJCR19K1の支援を受けたものである.ま た、本研究は東京大学大規模集積システム設計教育研 究センターを通しシノプシス株式会社並びにケイデン ス株式会社の協力で行われたものである.関係者の皆 様に感謝致します.

文 献

- J.T. Pawlowski, "Hybrid memory cube (HMC)," 2011 IEEE Hot chips 23 symposium (HCS) IEEE, pp.1–24, 2011.
- [2] J. Standard, "High bandwidth memory (hbm) dram," JESD235, 2013.
- [3] X. Hu, D. Stow, and Y. Xie, "Die stacking is happening," IEEE Micro, vol.38, no.1, pp.22–28, 2018.
- [4] M.-F. Chen, F.-C. Chen, W.-C. Chiou, and C. Doug, "System on Integrated Chips (SoIC (TM) for 3D Heterogeneous Integration," 2019 IEEE 69th Electronic Components and Technology Conference (ECTC) IEEE, pp.594–599, 2019.
- [5] D. Ingerly, S. Amin, L. Aryasomayajula, A. Balankutty, D. Borst, A. Chandra, K. Cheemalapati, C. Cook, R. Criss, K. Enamul, et al., "Foveros: 3D Integration and the use of Face-to-Face Chip Stacking for Logic Devices," 2019 IEEE International Electron Devices Meeting (IEDM) IEEE, pp.19.6.1–19.6.4, 2019.
- [6] Y. Take, H. Matsutani, D. Sasaki, M. Koibuchi, T. Kuroda, and H. Amano, "3D NoC with inductive-coupling links for building-block

SiPs," IEEE Trans. Computers, vol.63, no.3, pp.748-763, 2012.

- [7] Y. Koizumi, N. Miura, E. Sasaki, Y. Take, H. Matsutani, T. Kuroda, H. Amano, R. Sakamoto, M. Namiki, K. Usami, et al., "A scalable 3D heterogeneous multi-core processor with inductive-coupling thruchip interface," IEEE Micro, pp.6–15, 2013.
- [8] S. Terashima, T. Kojima, H. Okuhara, K. Musha, H. Amano, R. Sakamoto, M. Kondo, and M. Namiki, "A Preliminary evaluation of building block computing systems," 2019 IEEE 13th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC) IEEE, pp.312–319, 2019.
- [9] A. Akram and L. Sawalha, "A survey of computer architecture simulation techniques and tools," IEEE Access, vol.7, pp.78120– 78145, 2019.
- [10] N. Binkert, B. Beckmann, G. Black, S.K. Reinhardt, A. Saidi, A. Basu, J. Hestness, D.R. Hower, T. Krishna, S. Sardashti, et al., "The gem5 simulator," ACM SIGARCH computer architecture news, vol.39, no.2, pp.1–7, 2011.
- [11] F. Bellard, "QEMU, a fast and portable dynamic translator," USENIX Annual Technical Conference, FREENIX Track, vol.41, p.46, 2005.
- [12] J. Larus, "Spim: A mips32 simulator," Computer Science Department, University of Wisconsin-Madison, 2011. http://pages.cs. wisc.edu/Tarus/spim.html, 参照 Feb. 5, 2021.
- [13] D. Aarno and J. Engblom, Software and system development using virtual platforms: full-system simulation with wind river simics, Morgan Kaufmann, 2014.
- B. Gaeke, "The VMIPS Project, Version 1.5.1," http://vmips. sourceforge.net/vmips/, 2019.
- [15] R. Ubal, J. Sahuquillo, S. Petit, and P. Lopez, "Multi2sim: A simulation framework to evaluate multicore-multithreaded processors," 19th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD'07) IEEE, pp.62–68, 2007.
- [16] N. Agarwal, T. Krishna, L.-S. Peh, and N.K. Jha, "GARNET: A detailed on-chip network model inside a full-system simulator," Performance Analysis of Systems and Software, 2009. ISPASS 2009. IEEE International Symposium on IEEE, pp.33–42, 2009.
- [17] L. Zhao, D. Ikebuchi, Y. Saito, M. Kamata, N. Seki, Y. Kojima, H. Amano, S. Koyama, T. Hashida, Y. Umahashi, et al., "Geyser-2: The second prototype CPU with fine-grained run-time power gating," Proc. 16th Asia and South Pacific Design Automation Conference, IEEE Press, pp.87–88, 2011.
- [18] N. Ozaki, Y. Yasuda, M. Izawa, Y. Saito, D. Ikebuchi, H. Amano, H. Nakamura, K. Usami, M. Namiki, and M. Kondo, "Cool Mega-Arrays: Ultralow-Power Reconfigurable Accelerator Chips," IEEE Micro, vol.31, no.6, pp.6–18, Nov. 2011.
- [19] 松下悠亮,増山滉一朗,野村明生,門本淳一郎,四手井綱 章,黒田忠広,天野英晴,"誘導結合ワイヤレスチップ間接 続の IP 化,"信学技報,CPSY2016-58,2016.
- [20] R. Sakamoto, R. Takata, J. Ishii, M. Kondo, H. Nakamura, T. Ohkubo, T. Kojima, and H. Amano, "The design and implementation of scalable deep neural network accelerator cores," 2017 IEEE 11th International Symposium on Embedded Multicore/Manycore Systems-on-Chip (MCSoC) IEEE, pp.13–20, 2017.
- [21] Y. Tokusashi, H. Matsutani, and H. Amano, "Key-value Store Chip Design for Low Power Consumption," 2019 IEEE Symposium in

Low-Power and High-Speed Chips (COOL CHIPS) IEEE, pp.1–3, 2019.

- [22] A. Nomura, H. Matsutani, T. Kuroda, J. Kadomoto, Y. Matsushita, and H. Amano, "Vertical packet switching elevator network using inductive coupling ThruChip interface," 2016 Fourth International Symposium on Computing and Networking (CANDAR) IEEE, pp.195–201, 2016.
- [23] N. Miura, H. Ishikuro, T. Sakurai, and T. Kuroda, "A 0.14 pJ/b inductive-coupling inter-chip data transceiver with digitallycontrolled precise pulse shaping," Solid-State Circuits Conference, 2007. ISSCC 2007. Digest of Technical Papers. IEEE International IEEE, pp.358–608, 2007.
- [24] 並木美太郎,小柴篤史,濱田槙亮,大城研治,天野英晴, "TCI 結合による計算機システム向けビルディングブロック OS について,"第 80 回全国大会講演論文集,vol.2018, no.1, pp.19–20, 2018.
- [25] Y. Hara, H. Tomiyama, S. Honda, and H. Takada, "Proposal and quantitative analysis of the CHStone benchmark program suite for practical C-based high-level synthesis," J. Information Processing, vol.17, pp.242–254, 2009.
- [26] T. Kojima, N. Ando, Y. Matshushita, H. Okuhara, N.A.V. Doan, and H. Amano, "Real chip evaluation of a low power CGRA with optimized application mapping," Proc. 9th International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies ACM, p.13, 2018.
- [27] M.R. Guthaus, J.S. Ringenberg, D. Ernst, T.M. Austin, T. Mudge, and R.B. Brown, "MiBench: A free, commercially representative embedded benchmark suite," Workload Characterization, 2001. WWC-4. 2001 IEEE International Workshop on IEEE, pp.3–14, 2001.
- [28] A. Krizhevsky, I. Sutskever, and G.E. Hinton, "Imagenet classification with deep convolutional neural networks," Proc. 25th International Conference on Neural Information Processing Systems - Volume 1, pp.1097–1105, NIPS'12, Curran Associates Inc., USA, 2012.
- [29] 大和田彩夏,小島拓也,天野英晴,"LLVM を用いた CGRA 向けアプリケーション開発環境の構築と評価,"信学技報, CPSY2019-109,2020.
- [30] R. Balasubramonian, A.B. Kahng, N. Muralimanohar, A. Shafiee, and V. Srinivas, "CACTI 7: New tools for interconnect exploration in innovative off-chip memories," ACM Transactions on Architecture and Code Optimization (TACO), vol.14, no.2, pp.1–25, 2017.
- [31] R. Tomura, T. Kojima, H. Amano, R. Sakamoto, and M. Kondo, "A Real Chip Evaluation of a CNN Accelerator SNACC," Proc. of SASIMI 2019, pp.62–67, 2019.
- [32] T. Kojima, N. Ando, H. Okuhara, and H. Amano, "Glitchaware variable pipeline optimization for CGRAs," 2017 International Conference on ReConFigurable Computing and FPGAs (ReConFig), pp.1–6, Dec. 2017.
- [33] H. Zhang, H. Matsutani, Y. Take, T. Kuroda, and H. Amano, "Vertical link on/off regulations for inductive-coupling based wireless 3-D NoCs," IEICE Trans. Information and Systems, vol.96, no.12, pp.2753–2764, 2013.

(2020年6月5日受付,8月13日再受付, 2021年1月6日早期公開)



小島 拓也 (学生員)

平 29 慶大理工学部卒. 平 31 同大大学 院理工学研究科開放環境科学専攻修士課程 了.現在,同大大学院理工学研究科開放環 境科学専攻博士課程在学中. 粗粒度再構成 可能デバイス及び 3 次元積層型 LSI の研究 に従事.



池添 赳治

平 30 慶大理工学部卒. 今 2 同大大学院 理工学研究科開放環境科学専攻修士課程了. 同大学在学中不揮発性メモリ技術の研究に 従事.



天野 英晴 (正員:フェロー)

昭56慶大学工・電気卒.昭61同大大学 院理工学研究科電気工学専攻博士課程了. 現在,慶應義塾大学理工学部情報工学科教 授.工博.計算機アーキテクチャの研究に 従事.