講演抄録/キーワード |
講演名 |
2017-03-10 15:30
ホールスラスタ・シミュレーションにおける割付処理のAltera SDK for OpenCLを用いた高速化 ○野田裕之・酒井諒太郎(慶大)・宮島敬明・藤田直行(JAXA)・天野英晴(慶大) CPSY2016-158 DC2016-104 |
抄録 |
(和) |
Full Particle-In-Cell(Full-PIC)法は、電気推進エンジンの一種であるホールスラスタの研究開発で用いられる数値シミュレーション手法である。Full-PIC法は、イオン・中性子・電子の全てを粒子として扱うため、粒子を流体モデルに近似させる他の手法と比べ高精度であるが、計算コストが高いことが知られている。宇宙航空研究開発機構(JAXA)が研究開発を進めるホールスラスタ用シミュレーション・コード(NSRU-Full-PIC)は、Full-PIC法を用いており、処理に膨大な時間を要することが問題である。NSRU-Full-PIC において、特に計算負荷の高い処理は割付処理である。割付処理は、粒子の情報をセル四隅へ割り付ける処理であり、Read After Write(RAW)ハザードを引き起こすために並列化を阻害する要因となる。本研究では、Altera社のミッドレンジSoC FPGAであるArria 10 SoCを複数用いたホールスラスタ・シミュレーション用マルチFPGAクラスタ構築の第一段階として、Altera社が提供するFPGA向けOpenCLベース高位合成環境であるAltera SDK for OpenCL を用いて、NSRU-Full-PICにおいて特に高負荷である割付処理をArria 10 SoCにオフロードし高速化を検討する。本実装では、RAWハザードを回避しつつ効率のよい処理を行うため、粒子がもつ情報をセル単位でリダクションの形でまとめてセル四隅へ割り付ける。オフロード結果をCPUでの実行結果と比較したところ、ARM Cortex-A9 1.5GHzと比較して最大で約11.4倍の高速化を達成し、Xeon E5-2667 0 2.9GHzと比較して最大で約2.1倍の高速化を達成した。 |
(英) |
(Not available yet) |
キーワード |
(和) |
ホールスラスタ / Particle-In-Cell / FPGA / Altera SDK for OpenCL / OpenCL / 高位合成 / / |
(英) |
/ / / / / / / |
文献情報 |
信学技報, vol. 116, no. 510, CPSY2016-158, pp. 375-380, 2017年3月. |
資料番号 |
CPSY2016-158 |
発行日 |
2017-03-02 (CPSY, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2016-158 DC2016-104 |