お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2017-03-10 15:30
ホールスラスタ・シミュレーションにおける割付処理のAltera SDK for OpenCLを用いた高速化
野田裕之酒井諒太郎慶大)・宮島敬明藤田直行JAXA)・天野英晴慶大CPSY2016-158 DC2016-104
抄録 (和) Full Particle-In-Cell(Full-PIC)法は、電気推進エンジンの一種であるホールスラスタの研究開発で用いられる数値シミュレーション手法である。Full-PIC法は、イオン・中性子・電子の全てを粒子として扱うため、粒子を流体モデルに近似させる他の手法と比べ高精度であるが、計算コストが高いことが知られている。宇宙航空研究開発機構(JAXA)が研究開発を進めるホールスラスタ用シミュレーション・コード(NSRU-Full-PIC)は、Full-PIC法を用いており、処理に膨大な時間を要することが問題である。NSRU-Full-PIC において、特に計算負荷の高い処理は割付処理である。割付処理は、粒子の情報をセル四隅へ割り付ける処理であり、Read After Write(RAW)ハザードを引き起こすために並列化を阻害する要因となる。本研究では、Altera社のミッドレンジSoC FPGAであるArria 10 SoCを複数用いたホールスラスタ・シミュレーション用マルチFPGAクラスタ構築の第一段階として、Altera社が提供するFPGA向けOpenCLベース高位合成環境であるAltera SDK for OpenCL を用いて、NSRU-Full-PICにおいて特に高負荷である割付処理をArria 10 SoCにオフロードし高速化を検討する。本実装では、RAWハザードを回避しつつ効率のよい処理を行うため、粒子がもつ情報をセル単位でリダクションの形でまとめてセル四隅へ割り付ける。オフロード結果をCPUでの実行結果と比較したところ、ARM Cortex-A9 1.5GHzと比較して最大で約11.4倍の高速化を達成し、Xeon E5-2667 0 2.9GHzと比較して最大で約2.1倍の高速化を達成した。 
(英) (Not available yet)
キーワード (和) ホールスラスタ / Particle-In-Cell / FPGA / Altera SDK for OpenCL / OpenCL / 高位合成 / /  
(英) / / / / / / /  
文献情報 信学技報, vol. 116, no. 510, CPSY2016-158, pp. 375-380, 2017年3月.
資料番号 CPSY2016-158 
発行日 2017-03-02 (CPSY, DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPSY2016-158 DC2016-104

研究会情報
研究会 CPSY DC IPSJ-SLDM IPSJ-EMB IPSJ-ARC  
開催期間 2017-03-09 - 2017-03-10 
開催地(和) 具志川農村環境改善センター 
開催地(英) Kumejima Island 
テーマ(和) 組込み技術とネットワークに関するワークショップETNET2017 
テーマ(英) ETNET20167 
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2017-03-CPSY-DC-SLDM-EMB-ARC 
本文の言語 日本語 
タイトル(和) ホールスラスタ・シミュレーションにおける割付処理のAltera SDK for OpenCLを用いた高速化 
サブタイトル(和)  
タイトル(英) A study of acceleration of interpolation part in Hall-thruster simulation using Altera SDK for OpenCL 
サブタイトル(英)  
キーワード(1)(和/英) ホールスラスタ /  
キーワード(2)(和/英) Particle-In-Cell /  
キーワード(3)(和/英) FPGA /  
キーワード(4)(和/英) Altera SDK for OpenCL /  
キーワード(5)(和/英) OpenCL /  
キーワード(6)(和/英) 高位合成 /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 野田 裕之 / Hiroyuki Noda / ノダ ヒロユキ
第1著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio Univercity (略称: Keio Univ.)
第2著者 氏名(和/英/ヨミ) 酒井 諒太郎 / Ryotaro Sakai / サカイ リョウタロウ
第2著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio Univercity (略称: Keio Univ.)
第3著者 氏名(和/英/ヨミ) 宮島 敬明 / Takaaki Miyajima / ミヤジマ タカアキ
第3著者 所属(和/英) 宇宙航空研究開発機構 (略称: JAXA)
Japan Aerospace Exploration Agency (略称: JAXA)
第4著者 氏名(和/英/ヨミ) 藤田 直行 / Naoyuki Fujita / フジタ ナオキ
第4著者 所属(和/英) 宇宙航空研究開発機構 (略称: JAXA)
Japan Aerospace Exploration Agency (略称: JAXA)
第5著者 氏名(和/英/ヨミ) 天野 英晴 / Hideharu Amano / アマノ ヒデハル
第5著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio Univercity (略称: Keio Univ.)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2017-03-10 15:30:00 
発表時間 20分 
申込先研究会 CPSY 
資料番号 CPSY2016-158, DC2016-104 
巻番号(vol) vol.116 
号番号(no) no.510(CPSY), no.511(DC) 
ページ範囲 pp.375-380 
ページ数
発行日 2017-03-02 (CPSY, DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会