

VDEC データイン ClubLayout(ふんが)、2010.8.26

1 はじめに

富士通 65nm プロセスでテープアウトする場合、ローカルに Calibre 四天王を倒すと、ついにラストステージ、VDEC データインの段階に突入する。今まで設計したデータを VDEC の web にアップロードし、VDEC 上のルールチェックを通して製造を依頼するのがこの段階である。この web はしょっちゅう改良が施される上、バグも発生し、またルール項目の追加や改訂があるので、このマニュアルの通りに行くとは限らないので注意のこと。また、特にテープアウト間際で集中すると反応が遅くなり、時にハングアップして進まなくなる。しかし、決して悪口を言ってはならない。これをテープアウト請負業者に頼むと、この作業だけで 100 万円近く取られるのだ。しかも、テープアウト前日の深夜なのに担当者が帰宅してしまって受け付けてくれなかったり (これはもちろん仕方がない、深夜業務を強要できない。しかし、往々にしてテープアウトが深夜早朝に及ぶのはご存じの通りだ)、寝ぼけて操作をミスしたりする。web は朝の 3 時あろうが無料で受け付けてくれるし、毎回同じことをきちんとやってくれる。基本的に素晴らしいシステムなのだ。

2 フレームの入れ替え

試作を申し込むと VDEC から MB8AWnmmn(n は数字) の名前が付いたフレームをもらう。ここでは、今回テープアウトした MB8AW4203 を例に取る。このフレーム中に個別の情報が入っている。

フレームの他の部分は VDEC の web ページ上に入っている。この情報については「フレームの仕様に関して」という解説がある。2.1mm 角の場合、E5FRAM、2.1mm X 4.2mm の場合、E4FRAM、4.2mm 角の場合 E3FRAM を使う。ここでは 2.1mm 角の E5FRAM を使う場合について解説するが、他も番号を変えれば同じである。フレームのセルの中には、E5FRAM には E5FRAMB、E5FRAMF が入っているが、E5FRAMB は、配置例であり、E5FRAMF は外周のみなので通常使わない。デジタル屋が使うのは、E5FRAM である。この E5FRAM は以下の構成でできている。

```
E3FRAM ---+---- E3FRAMO 枠だけ
      +---- E3FRAMP PAD のみ
      +---- MB8AWXXXX_FRAM(MB8AWzzzz_FRAM) ダミーフレーム
```

利用するにはこのダミーフレーム (MB8AWzzzz_FRAM) をもらった MB8AW4203 に入れ替える必要がある。これは icfb で行う。

- フレーム一式を StreamIn して、E5FRAM を開く。
- メニューで Design → Remaster Cell Instances を選択して、CS202 の MB8AWzzzz_FRAM を CS202 の MB8AW4203_FRAM で置き換えて、保存。

中身の設計が既にできていれば、全てを重ねてストリームアウトすれば完成 GDS ができる。これについてはラスボス四天王の項目を参照のこと。

3 ファイルの準備

テープアウトに必要なファイルは、通常以下の通りである。

- 入れ替えたフレームを重ねた GDS: これは解説済み
- CDL ファイル

- EDTEXT ファイル

3.1 CDL ファイル

cdl ファイルはローカルで実行する場合は、

```
.INCLUDE "./VPW_VSS.cdl"
.INCLUDE "./CORNER_WIRE.cdl"
.INCLUDE "./cs202sz_uc.cdl"
.INCLUDE "./ps_filler.cdl"
.INCLUDE "./cube_p.cdl"
.INCLUDE "./sb4_p.cdl"
.INCLUDE "./ptp_p.cdl"
.INCLUDE "/home/vdec/lib/fujitsu65/cs202_sc_io_lib/cdl/common/cs202_io.cdl"
```

など必要なファイルを分離してインクルードするのが普通である。しかし、web ではこれらのファイルをくっつける必要がある。これは単純に Linux ならば cat コマンドで全てのファイルをくっつけ、名前を付けておけばいい。VDEC で SRAM や PLL を置換する場合のみ、利用したモジュール名.cdl を include する。

さて、VDEC では GDS のトップ階層名を指定された MB8AW4203 に置換してチェックを実行する。そこで、これに合わせてトップ階層をフレーム名に書き換えるのが良い。すなわち、ここでは MB8AW4203 というトップセル名にする。通常トップセル名は最初の 1ヶ所にしか出てこないのでエディタでそこだけ書き換える。(この操作はもしかすると VDEC で自動でやってくれるのかもしれないが、念のためいつもこれをやっている。)

3.2 EX TEXT ファイル

まずファイル名は MB8AW4203.ed とする。次に中で使うモジュール名をトップ階層名に書き換える。

```
LAYOUT TEXT "VDE"                -660 -908 617 CUBE_TOP
LAYOUT TEXT "IO_IDATA[0]"         -600 -908 617 CUBE_TOP
LAYOUT TEXT "IO_IDATA[1]"         -540 -908 617 CUBE_TOP
LAYOUT TEXT "IO_IDATA[2]"         -480 -908 617 CUBE_TOP
LAYOUT TEXT "IO_IDATA[3]"         -420 -908 617 CUBE_TOP
...
```

を

```
LAYOUT TEXT "VDE"                -660 -908 617 MB8AW4203
LAYOUT TEXT "IO_IDATA[0]"         -600 -908 617 MB8AW4203
LAYOUT TEXT "IO_IDATA[1]"         -540 -908 617 MB8AW4203
LAYOUT TEXT "IO_IDATA[2]"         -480 -908 617 MB8AW4203
LAYOUT TEXT "IO_IDATA[3]"         -420 -908 617 MB8AW4203
...
```

にする。これは、先にも述べたように、web 上でトップ階層名を置換するのに合わせるためである。これをやらないと ef file の対応が成立せず、ERC, LVS エラーを引き起こす。

さて、ラスボス四天王の所で述べたように、617はI/O Padを表す。で、この数字がどれに対応するかは CS200LTechnology/3.PhisycalV... に対応が乗っている。

599 EPI, 600 PWA, 601 NWA, 602 DIFF, 603 POLY,
604 LAA, 605 LAB, 606 LAC, 607 LAD, 608 LAE,
609 LAF, 610 LBA, 611 LBB, 612 LBC, 613 LBD,
614 LCA, 615 LCB, 616 TMA, 617 PAD, 618 LDA

デジタル屋に分かる形で使うものを示すと、以下のようになる。

MET6 609
MET4 607
MET3 606
MET2 605
PAD 617

とはいえ、この段階で使うのは多分 617 だけになるはずである。

4 テープアウト開始

65nm 設計規則からデータ提出ページをクリックする。




図 1: 所期画面

次に VDEC Chip データ提出のページに移動する。ここで、「トップストラクチャ名、GDS ファイル名」を聞かれるので、普通に入れてやる。

「使用しているフレーム GDS の提供時のファイル名 (MB8AW4203_FRAME***_gds.gz) を入力してください。」という欄がわかりにくい、これは要するに送られて来た際のファイル名を入れれば良い。すなわち MB8AW4203_FRAME.gds.gz を入れる。

「GDR チェック以外に DRC チェックも実施する場合にはチェックしてください。」という欄がある。これにチェックしないと GDR チェックしかやってくれないので、通常はチェックする。

次に、「トランジスタ/デバイスのチェック項目」がある。

これは、書き方が DRC の設定と微妙に異なっていて、設計仕様書の項目に似ている。デジタル屋が通常作る場合、1.TRIPLE_WELL、3.USE_12V_Tr_SVt、4.USE_12V_Tr_LVt、SRAM を利用する場合は 5.USE_12V_Tr_SRAM、8.USE_33V_Tr_LVt、12.USE_xxV_Res_IOSB にチェックするのが普通。もちろん 12V は 1.2V で 33V は 3.3V のこと。12 を指定しないと I/O 上の DRC が発生する。黒田研のワイヤレス転送を組み込んだチップのケースでは、上記に加えて 14.USE_xxV_Res_RSP、15.USE_xxV_Res_RNSP にチェックした。




図 2: データ提出ページ

LVS チェックも実施する場合、箱にチェックした上、「LVS/ERC オプション」を指定する。これは通常全て default で良い。

次に「ERC オプション」を指定する。これはローカルで LVS を試みる時の指定と同じで、PATHC3 を yes に直す他は default である。

「LVS デバイス比較オプション」もローカル LVS と同じにし、Poly RES with 以外の項目をチェックし、1%を指定する。(この辺何をやっているのか意味が良くわかってないです。ごめんなさい)

次に cdl ファイル、トップ名、EXTEXT ファイルを入れて、電源ノード名を指定する。この名前は解説に書いてあるように空白で区切ってダブルコーテーションを使わずに指定する。ちなみにどうも?がうまく効かないので使用している電源名を全てをきちんと書いて指定した方が良い。

次にメモリマクロ利用時には利用するメモリマクロにチェックを入れ、PLL 利用時には最後の箱にチェックを入れツールのバージョン、メールの送り先を書いて、OK を押す。これでチェックがスタートする。

ファイルの転送、名前の置換、IP 置換で時間が掛かる場合もあるが、基本的に要求通りに OK をクリックして進む。

5 GDR チェック

レイアウトの図形的ルールチェックを行うのが GDR チェッカで、2009 年以前の GDS チェッカーに代って使われるようになった。

これはローカルに存在しないので、web 上でしか実行できない。このため web では DRC, LVS の箱にチェック




図 3: データ提出ページ 2

しなければ、この項目だけチェックしてくれるようになっている。チェック自体は大変高速である。

このGDRチェックは通常標準ライブラリを使って自動レイアウトツールを使っていれればまず引っかけられないのだが、我々の2010年の試作では、しっかり引っかかってしまった。

GDRCHECK- 50065 ERROR Invalid TEXT data(found). (PcCheckText)

```
TEXT { lib_name = "CS202.DB" ; structure_name = "cube" ;
      LAYER = 13 ; TEXTTYPE = 0 ;
      PRESENTATION = 0x0000 ;
      STRANS = 0x0000 ;
      XY = 100, 27100 ;
      STRING = "SODATA_1[20]" ;
```

など、テキストが不正なレイヤーに存在するというエラーが山ほど出た。これは全くお手上げだったが、小林先生に、e-shuttle 供給のストリームデータ吐き出し用のマップファイル (cs202_lib/tech/astro/CS202/12S3G2/gdsout.map) 中のコメントを抜くように教えていただいた。

```
;T MET1 34 8
;T MET2 35 8
;T MET3 36 8
;T MET4 37 8
;T MET5 38 8
;;T MET6 39 8
;;T MET7 32 9
;;T MET8 33 9
;;T METS1 40 8
```

```
; ;T METS2 41 8
; ;T METS3 42 8
; ;T METS4 43 8
; ;T METG1 44 8
; ;T METG2 45 8
; ;T METTOP 46 8
```

となっているのを、

```
T MET1 34 8
T MET2 35 8
T MET3 36 8
T MET4 37 8
T MET5 38 8
; ;T MET6 39 8
; ;T MET7 32 9
; ;T MET8 33 9
; ;T METS1 40 8
; ;T METS2 41 8
; ;T METS3 42 8
; ;T METS4 43 8
T METG1 44 8
T METG2 45 8
T METTOP 46 8
```

と、した所消え、それ以外は発生していない。ちなみに黒田研のインダクタを組み込んだ際にもこの GDR エラーが発生したところを考えると、アナログ系の設計にはかなりの障壁なのかもしれない。

6 その他のチェック

DRC, ANT, LVS, ERC の四天王に加えて密度チェックが行われる。密度チェックは普通問題なく通る。四天王は、ローカルと全く同じツールを使っているの、メモリの詰め込みを行わなければ、基本的には必ず通るはずである。メモリの詰め込みを行うと最初は普通 DRC が境界部に発生するので、これを避けるようにレイアウト修正が必要である。また、LVS には猛烈な時間が掛かるようになる。これは以前池田先生が改善を要求したがダメとのことである。

メモリ周辺の DRC 取りとメモリを含んだ全体の LVS は、ローカルで全テストができないため、TAT が長く、辛い作業となる。長い間待たせあげく DRC が消えないと本当にながかり来ってしまう。このため、メモリを使う場合、早目にテープアウトをスタートするのが理想である。といってもそうは行かないことが多いのだが、

テープアウトは、GDR, DRC が通ればあとは擬似エラー申告を行うことで可能である。しかし、四天王戦でも繰り返したように、パーティが過労で全滅し、時間切れにならない限り、全てを通すのが良い。そうでないと後で後悔することになる。ローカルで通ったものが通らない場合は、ファイルのセットアップに何かの問題があるので、web 上から取ってくるのできる sum ファイル、ascii ファイル、rul ファイルを良く読んで検討する。

ERC は公認擬似エラーは避けがたいので、エラーの解説を書いてテープアウトを終了する。ここでフレームのはめ方が悪いと怒られてテープアウトできない。これは最初の項目に戻って確認すること。フレームに問題がなければテープアウトは成功し、完了のメールが指定されたアドレスに送られて来る。

しかし、まだここで気を抜いてはならない。(でも多分ちょっとは抜いていい)。

7 FL密度チェック

2009年10.7から加わった新しい項目でwebチェックのラインアップに入っていない。ルールファイルを取ってきて説明資料の通りに実行すれば良く通常のデジタル設計では問題なく通る。と言われて来たのだが、2009年11月のGeyser-2のテーブルアウトの際に密度不足を指摘されて、設計が行き詰まった。これは、

- 基本的にスカスカのチップだったこと。
- トップ階層のフィラーに主としてYUZZを用いた(一定間隔にYUZZCUBAを入れた)ためアクティブ領域での密度が不足した。

ためであった。

対策としては、フィラーにYUZZを使うか、YUZZCUBAをもっと多数入れれば比較的簡単に回避できる。しかし、この辺では滅多に人が引っかからないのため、誰も教えてくれないので、大変悲しい。

この密度チェックの書類に、試作依頼&試作仕様確認書、チェックリストを付けて提出する。お疲れさまでした。